0.1.3 分配仿真引脚，以及下载测试等

1. 分配引脚

2021年6月21日20:47:25
编译显示不通过，具体的问题还需要进一步查看，应该是引脚分配有问题

需要将代码上的输入输出端口，映射到实际的FPGA的对应的PIN上

PS:可能出现错误：

[Place 30-574] Poor placement for routing between an IO pin and BUFG. If this sub optimal condition is acceptable for this design, you may use the CLOCK_DEDICATED_ROUTE constraint in the .xdc file to demote this message to a WARNING. However, the use of this override is highly discouraged. These examples can be used directly in the .xdc file to override this clock rule.
	< set_property CLOCK_DEDICATED_ROUTE FALSE [get_nets clk_IBUF] >

	clk_IBUF_inst (IBUF.O) is locked to IOB_X0Y69
	 and clk_IBUF_BUFG_inst (BUFG.I) is provisionally placed by clockplacer on BUFGCTRL_X0Y31

这个是因为代码中使用了时钟输入，但是使用的PIN不是专门的CLK PIN，被报错了，根据提示添加下面代码，降级报警。

set_property CLOCK_DEDICATED_ROUTE FALSE [get_nets clk_IBUF]

点击OK

给一个文件的名字：LED
点击OK

2. 设计实现

点击YES
.

点击OK

正在跑ing

跑完了，点击OK，之后点击YES

3. bit 文件的生成和下载

3.1 生成bit文件

1. 单击综合
2. 点击执行
3. 点击生成bit 文件
   

3.2 下载程序

1. 连接下载器和电源
2. 点击OpenTarget 点击 Auto Connect

3. 连接成功后如下

4. 点击program device 下载
   

4.固化下载的程序

固化程序，分成两步。1. 生成mcs文件 2.挂载flash，并将文件下载到flash。

PS:如何自动识别出flash，以及对应的PIN？

4.1 生成MCS文件

点击按钮

点开选择flash 型号 mt25ql128

转换完成

4.2 下载程序

添加flash

先通过检索芯片的型号，点击OK

选择文件路径，点击OK下载文件

文件下载成功，重启FPGA板子，程序运行
重启FPGA板子，程序运行
重启FPGA板子，程序运行