systemverilog-modelsim中运行命令，时间精度,include

在modelsim 10.2中能仿真运行systemverilog文件，输出结果是在transcript的命令行。 .do中命令为：vlog -sv file_path，  examp： vlog -sv -quiet  /ifn/mns/my_top.sv

推荐一个学习systemverilog非常好的网站，分章节讲解详细清晰，并附有大量实例代码，只是不知道国内能否登陆： http://www.systemverilog.in/classes.php

在questa10.2种，若使用`include 包含file，则需要指定文件具体path，或者将文件放到shell文件相同path。如：要inlcude class_define.sv，则添加具体path： `include “ifn/mns/d:/tb/class_define.sv”

systemverilog 支持fork join语句，其中的语句默认是并行执行，但其中begin end之间的