systemverilog中的include和import

最新推荐文章于 2024-07-16 00:05:42 发布

FA@TE

最新推荐文章于 2024-07-16 00:05:42 发布

阅读量3.7k

点赞数 3

分类专栏： # SystemVerilog 文章标签： asic

本文链接：https://blog.csdn.net/qq_37960317/article/details/109386454

版权

SystemVerilog 专栏收录该内容

7 篇文章 4 订阅

订阅专栏

本文探讨了SystemVerilog中include和import的区别。include是预处理指令，将文件内容直接插入到包含它的文件中，而import则用于导入包内的元素到当前作用域。错误地使用import和include顺序可能导致编译问题。最佳实践是将import语句置于模块声明之后，以避免潜在错误。关键词包括SystemVerilog、include、import、预处理、包、作用域。

摘要由CSDN通过智能技术生成

前言

IC验证时报错，最后定位在include和import处，改变 import svt_uart_uvm_pkg:😗 和 include “svt_uart.uvm.pkg” 的顺序后，错误消失，问题很是奇怪，include 必须放在import之前？
百度之。

区别

include 将文件中所有文本原样插入包含的文件中。这是一个预处理语句，`include在import之前执行。
import不会复制文本内容。但是import可package中内容引入import语句所在的作用域。

总结下就是
include is equivalent to copy/paste or insertion of whatever is present in that file to wherever you include.
import is used to make all/select variables from a package visible.

暂时没有找到问题原因。
补：import 语句最好放在 “module testbech；”语句之后，否则，极有可能会报错，非常隐蔽！