江南小作坊-CSDN博客

需求曲线需求函数在市场经济中，价格是经济参与者相互之间联系和传递经济信息的机制，并且，价格机制也使经济资源得到有效率的配置。需求函数：一种商品的需求是指消费者在一定时期内在各种可能的价格水平愿意而且能够购买的该商品的数量。如果消费者对某种商品只有购买的欲望而没有购买的能力，就不能算作需求。需求必须是指消费者既有购买欲望又有购买能力的有效需求。一种商品的需求数量是由许多因素共同决定的，主要因素有：商品的价格价格越高，需求量就会越小；价格越低，需求量就会越大。消费者的收入水平消

2022-05-05 16:29:37 1911

原创磁性元件小记（一）

磁的基本概念指南针工程上，主要应用电磁的两个基本定律：全电流定律、电磁感应定律。磁的基本现象磁性：自然界中有一类物质，如铁，镍和钴，在一定条件下能相互吸引，这种性质称为磁性。磁化：让上述那些物质具有磁性的过程。磁性物质/磁介质：能够被磁化或能被磁性物质吸引的物质。能够保持磁性的磁性物质称为永久磁铁。磁铁两端磁性最强的区域称为磁极。如果将棒状磁铁悬挂起来，磁铁的一端会指向南方，另外一头则指向北方。指向南方的一端为南极S；指向北方的一端为北极N。南极或北极不能单独存在，如果将磁铁一分为二，则

2022-04-26 16:06:16 1384

原创 Part-Ⅱ7.交流等效电路模型-7.3 脉冲宽度调制器的建模

7.3 脉冲宽度调制器（PWM）的建模现在已经达成了本章开始的目标，为导论提到的含有反馈电路的框架推导一个有效的等效电路模型。但是对PWM电路如果通过建模表示出来呢？如图所示，脉冲宽度调制器可以产生一个能够控制功率晶体管开通关断的逻辑信号δ(t)\delta(t)δ(t)，该信号是周期性的，频率为fsf_sfs，占空比为d(t)d(t)d(t)。脉冲宽度调制器的输入是一个模拟控制信号vc(t)v_c(t)vc(t)，其功能为产生一个正比于模拟控制电压vc(t)v_c(t)vc(t)的占空比d(

2022-04-24 10:25:12 379

原创 Part-Ⅱ7.交流等效电路模型-7.2基本的交流建模方法

7.2 基本交流建模方法在这一节中，将介绍PWM变换器的交流小信号模型的推导步骤和其含义。步骤：使用小纹波近似的动态版本，推导出电感电容波形的低频平均方程；线性化处理平均方程；构建一个交流等效电路。以如下图所示的buck-boost变换器为例，按照以往相同的方式，分析以确定电感和电容的电压电流。开关位于位置1时，可以获得a所示电路；开关位于位置2时，可以获得b所示电路。1位置，电感电压和电容电压为：vL(t)=Ldi(t)dt=vg(t)v_L(t)=L\frac{di(t)}{

2022-04-14 15:46:31 793

原创 Part-Ⅱ7.交流等效电路模型-7.1 引言

7.1 引言变换器系统总是需要反馈的。比如，在典型的DC-DC变换器应用中，不论输入电压Vg(t)V_g(t)Vg(t)和输出有效负载RRR如何变化，都必须保证输出电压V(t)V(t)V(t)恒定。如何实现：构建一个可以改变变换器控制输入的回路【如：占空比d(t)d(t)d(t)】，来使得输出电压V(t)V(t)V(t)被调节为期望值VrefV_{ref}Vref。在逆变器系统中，反馈回路使得输出电压遵循正弦参考电压。在现代低谐波整流系统中，控制系统使得变换器的输入电压电流成正比，因此，输入端口对于

2022-04-11 00:22:42 882

原创 13. 线性动态电路的复频域分析

1. 拉普拉斯变换对(0,∞)(0,\infty)(0,∞)上的函数f(t)f(t)f(t)，其拉氏变换和拉氏反变换为：拉式正变换，知道f(t)f(t)f(t)，求其F(s)F(s)F(s)：F(s)=∫0−∞f(t)e−stdtF(s)=\int_{0_-}^{\infty}f(t)e^{-st}dtF(s)=∫0−∞f(t)e−stdt其中s=σ+jws=\sigma+jws=σ+jw为复数，称为复频率。拉式反变换，知道F(s)F(s)F(s)，求其f(t)f(t)f(t)：f(t)

2022-03-31 23:04:23 969

原创 Part-Ⅰ4. 开关实现（二）

功率半导体概述设计功率半导体最大的挑战就是在获得高击穿电压的同时，保证较低的正向导通压降和导通电阻。由于高压低导通电阻器件的开关时间更长，因此，更多的是，在导通电阻、开关时间、击穿电压之间做取舍。开关损耗变换器中损耗和低效的另一个来源：开关损耗。半导体器件导通和关断转换需要几十纳秒到几微妙的时间，这个时间内，器件可能会出现非常大的瞬时功率，从而产生很大的功率损耗。半导体器件是由电荷控制的。如MOS管的导电状态由栅极和沟道中的电荷决定；硅二极管或BJT的导电由器件内部PN结存储的电荷决定。为了切

2022-03-15 21:45:19 662

原创 Part-Ⅰ4. 开关实现（一）

前言在前面的章节我们已经知道，可以使用二极管、晶体管来作为buck、boost和其他一些DC-DC变换器的开关元件。但是为什么会这样呢？或者说，如何实现半导体的开关呢？半导体功率器件表现为单刀单掷开关，即SPST。如下图通常，对于一个buck电路，我们使用理想的单刀双掷（SPDT）开关来绘制电路图，如下但是实际情况下，使用两个SPST更为接近现实，如下图但是单刀单掷...

2022-03-10 21:46:12 1595

原创 Part-Ⅰ3. 稳态等效电路建模/损耗/效率（三）

如何获得模型的输入端口用前面章节学到的建立电路模型的方法分析如下buck电路，电感绕线电阻由串联电阻RLR_LRL代替电感电压平均值为<vL>=0=DVg−ILRL−VC<v_L>=0=DV_g-I_LR_L-V_C<vL>=0=DVg−ILRL−VC这个方程描述了一个具有直流电感电流ILI_LIL的环路，且环路各个电压有受控电压源DVgDV_gDVg电阻RLR_LRL上的压降ILRLI_LR_LILRL输出电压VCV_CVC

2022-03-08 21:30:28 551

原创 Part-Ⅰ3. 稳态等效电路建模/损耗/效率（二）

等效电路模型的构建前面提到了要考虑铜损等因素，正确构建等效电路模型，来辅助完成电路设计。我们已经得到如下表达式 <vL>=0=Vg−IRL−D′V<v_L>=0=V_g-IR_L-D'V<vL>=0=Vg−IRL−D′V <iC>=0=D′I−VR<i_C>=0=D'I-\frac{V}{R}<iC>=0=D′I−RV这些方程表明，在一个完整周期内，电感电压和电容电流的直流分量是0，也就是不变的。根据这些方程式重新构

2022-03-07 22:32:26 426

原创 Part-Ⅰ3. 稳态等效电路建模/损耗/效率（一）

3.1 直流变压器模型如下图所示，任何开关变换器都包含三个部分：电源输入端、输出端和控制输入端。输入功率按控制输入

2022-03-07 21:28:15 1275

原创 Part-Ⅰ2. 稳态变换器分析原则（四）

习题分析及仿真习题分析给出如下图buck-boost电路，使用本章学到的分析方法分析电路分析如下，开关接1时，如下图可得到等式 vL=Vgv_L=V_gvL=Vg i(t)=iL(t)≈ILi(t)=i_L(t) \approx I_Li(t)=iL(t)≈IL iC=−vR≈−VRi_C=-\frac{v}{R} \approx -\frac{V}{R}iC=−Rv≈−RV当开关接2时，如下图可得到等式 vL=v≈Vv_L=v \approx VvL

2022-02-25 17:54:39 383

原创 Part-Ⅰ2. 稳态变换器分析原则（三）

2.5 含双极点低通滤波器的变换器输出电压纹波估算在分析包含双极点低通滤波器的变换器（如cuk、buck）的输出时，小纹波近似理论将会失效。对于这些变换器，无论输出滤波电容取多大，其电压纹波的小纹波近似都是0。为什么产生上述情况呢？因为这时输出电容上的电流分量是由电感电流的纹波产生的，因此在计算电容电压纹波时，电感电流的纹波不能忽略，且要更为精确的近似值。如图所示buck电路，电感电流波形iL(t)i_{L}(t)iL(t)包含一个直流分量 III以及峰峰值为2ΔiL2Δi_L2ΔiL的交流分

2022-02-23 20:24:35 578

原创 Part-Ⅰ2. 稳态变换器分析原则（二）

稳态变换器分析原则Cuk电路分析作为第二个示例，变换器可以实现类似buck-boost电路功能：升高或降低电压幅值，并且转换极性。其电路如如下。该转换器通过电容进行能量传输。当开关打到位置2时，电容C1C_1C1通过L1L_1L1连到输入电源，电源能量存储在C1C_1C1中。当开关打到位置1时，C1C_1C1存储的能量通过电感L2L_2L2释放到输出端。如图，定义了电感电压和电容电流，并任意分配了参考方向（极性），利用前面提到的电感伏秒平衡、电容电荷平衡及低纹波近似计算电路等

2022-02-23 19:37:28 518

原创 Part-Ⅰ2. 稳态变换器分析原则（一）

开关电源的稳态分析平均值及电压变换比对于如上图的电路来说，假设开关为1位置，输出vs(t)=Vgv_s(t)=V_gvs(t)=Vg，开关为2位置时，输出vs(t)=0v_s(t)=0vs(t)=0，怎么描述这个vs(t)v_s(t)vs(t)在整个时间段内的值呢？在微积分中，我们学过，对于一个与时间有关的函数，求其积分再除积分区间的时间，即可得到这个函数的在这段时间内的均值。同理，这里也可以用到这个概念（电路中称为傅里叶分析），介绍这个等式之前，还有几个概念需要弄清楚。占空比

2022-02-17 20:54:38 778

原创 FPGA实验 - ROM调用

ROM调用同样的通过IP核调用创建一个.mif文件，选择用模块的调用，读取数据。项目设计设计一个ROM，该控制器负责输出0~255的地址数据，将地址总线连接到ROM地址的输入端，查看ROM输出的数据是否正确。ROM是只读存储器，因此需要在指定地址后，ROM才能输出对应地址的数据。模块框图模块名称功能描述rom_test顶层模块，用作级联rom_ctrlrom控制模块，用作读取my_romrom的IP核端口名称功能描述sys

2022-01-23 14:29:57 2661

原创（电路）第一章电路模型与电路定律

电路模型和电路定律电路和电路模型实际电路：由电工设备和电气器件按预期目的连接构成的电流的通路。其主要功能为：能量的传输、分配和转换；信息的传递、控制和处理。无论是哪种，都具有共性，即建立在同一电路理论基础上的。电路模型：是反映实际电路部件的主要电磁性质的理想电路元件及其组合。那么什么是理想电路元件呢？具有某种确定的电磁性能的理想元件（最小电路单元）。五种理想电路元件电阻元件：表示消耗电能的元件。电感元件：表示产生磁场，储存磁场能量的元件。电容元件：表示产生电场，储存电厂能量的元

2022-01-19 15:57:17 1995

原创 FPGA实验 - DDS

FPGA-DDS简要实验操作

2021-12-22 20:30:05 736

原创 FPGA实验 - 锁相环调用

锁相环（PLL）片内时钟管理单元PLL：用来统一整合时钟信号。优点很大范围内实现任意大小的分频和倍频。有效减小时钟发生部分的代码量。利用全局时钟树，较高的时钟管理效率。项目要求利用一个锁相环将50MHz的系统时钟分成两个时钟：25MHz和100MHz。学会如果通过锁相环进行倍频分频的基本操作。调用IP核点击tools直接下一步搜索pll，选择altpll，选择verilog HDL，输入命名，点击下一步。设置系统时钟，50MHz，其他默认，下一步创建are

2021-12-19 18:02:05 2698

原创 FPGA实验 - 状态机实现流水灯

状态机实现流水灯实验目的了解层次化设计概念，熟悉层次化设计流程。熟悉项目设计步骤及逻辑训练。概念层次化设计：对一个很大的项目进行拆分，直到拆分成很容易实现的最小规模为止。系统顶层模块只负责连线，将各功能模块正确地组合起来。各功能模块由对应的若干子模块组成，同一模块的子模块之间有着相应的级联关系。流水灯的实现步骤利用状态机实现流水灯的时序创建一个时钟分频模块，用慢时钟驱动状态机系统架构模块名称说明freq_slow时钟分频，产生慢时钟

2021-12-18 16:12:21 3445 2

原创 FPGA实验 - 呼吸灯

呼吸灯设计需求分析设计一个2s的呼吸灯，从全暗到全里亮需要2s。系统时钟为50MHz。设计思想将2s划分为1000个2ms作为呼吸灯的变化周期：2ms又分为1000个2us作为呼吸灯的变化单元；第一个2ms周期内，1000个2us为全暗；第二个2ms周期内，第一个2us为亮，其余的999个2us为暗；第三个2ms周期内，前两个2us为亮，其余的998个2us为暗；以此类推十进制99转为二进制：110 0011，需要在程序中定义7位宽寄存器；十进制999转为二进制：11 11

2021-12-15 22:26:21 937

原创 FPGA实验 - LED测试

按键点亮LED灯测试开发板按键功能是否正常。硬件电路分析原理图发现，当按键按下时KEY1/KEY2/KEY3/RESET为低电平，按键松开时为高电平。RESET键，可当普通按键使用。找到芯片上对应的脚位设计要求4个按键对应点亮4个LED灯。程序设计设计思想：由上可知，按键按下时，给到KEY1/KEY2/KEY3/RESET为低电平，而对LED电路（根据实验一）可知，LED高电平点亮，因此之间需要加入一个非门用来转换。将按键输入经过一个非门再经过2组D触发器，送到输出。/

2021-12-14 21:09:19 1099

原创 FPGA实验 - 流水灯测试

流水灯设计硬件电路由原理图可见，LED高电平有效。引脚图设计要求4颗LED依次点亮1s，对于50MHz的系统时钟，一个时钟周期是20ns，则1s则需要50,000,000个时钟周期。如果用计数器累加1次表示一个时钟周期，那么50,000,000个时钟周期需要计数49,999,999（从0开始计数）。程序设计设计思想：有上面的设计要求可知，1s的时间要计数49,999,999，2s计数99,999,999，3s计数149,999,999，4s计数199,999,999，依次循环。

2021-12-13 21:42:59 2042

IC_design_based_on__Cadence.rar

Cadence IC Design Virtuoso 6.17 Pre-Installed on RHEL6 VM.zip

动态电路中的时域分析.pdf

C++标准教程

空空如也