scan过程的shift，launch和capture

已于 2023-05-15 20:17:22 修改
阅读量1.4w 收藏 169
点赞数 14
分类专栏： DFT 文章标签： launch、capture
于 2022-03-22 17:02:02 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/cy413026/article/details/123664279
版权

目录

1. launch和capture的概念

a. launch-off-shift

b. launch-from-capture

c .两者的区别

2.scan 过程

a.scan shift

b.launch

c.capture

1. launch和capture的概念

        launch和capture一定是对两个寄存器而言的，当前寄存器reg_cur，前一级寄存器reg_bf。对于reg_cur它的launch就是reg_bf的capture，这个概念在scan和sta中都是一样的。
以同步电路为例：
        reg_bf 在@posedge clk_0 时刻D端capture bit ‘1’ 那么同一时钟沿经过T_{co}之后launch bit ‘1’，(假设中间没有其他组合逻辑和线延时) next clk posedge reg_cur capture bit ‘1’

launch-off-shift & launch-from-capture
参考https://www.edn.com/launch-off-shift-at-speed-test/

a. launch-off-shift

Lunch off shift (LOS):

在这里插入图片描述

b. launch-from-capture

又被称为broadside pattern或Lunch off capture (LOC)

c .两者的区别

        LOS和LOC的区别在launch的过程中scan_en的值不同，LOC在launch时scan_en=0，而LOS在launch时scan_en=1。
        对capture的影响在于LOC情况下前一级flip-flop launch值要经过combination logic，所以ATPG需要计算测试向量经过combination logic的值，才能与capture的值比对。

        因为在scan_enable=1时，寄存器的输出Q是直接连接下一级的SI，中间没有其他组合逻辑
        参考文献 https://www.edn.com/launch-off-shift-at-speed-test/  详细给出两者的区别和使用情况

2.scan 过程

用一句话总结就是：在scan的shift mode(scan_enable=1)下，测试机台将test pattern load到寄存器chain上(slow clk)，然后在fast clk下进行launch和capture（AC测试）或在ate_clk(slowClk)下进行launch和capture(DC测试)。最后在shift mode将寄存器上的状态值移除供观察和比对

图1 SCAN测试原理 

a.scan shift

        在shift阶段( scan_enable = 1或者叫shift_enable)使用测试机提供的慢速时钟,A和B分别装载0和1。这个过程就是测试机将测试向量‘01’shift到对应的flip-flop。

        scan_enable为1时：寄存器的输出Q是直接连接下一级的SI，中间没有其他组合逻辑

b.launch

        首先set scan_enable = 0，这时发一个功能时钟( launch时钟) , B会在D端捕获0,一个1 - to - 0的翻转会传递到C。(为了简单认为两寄存器之间没有组合逻辑)

c.capture

        保持scan_enable = 0，在第二个功能时钟脉冲( cap ture时钟) C会捕获这个变化。如果在第二个时钟C捕获到了0,意味着在一个周期内完成了所需的翻转。

图2 at-speed测试clk波形

 图2 at-speed测试clk波形

        图2中Clk信号在shift和launch、captuer阶段的切换，以及launch、capture 2个功能脉冲的产生需要有专门的电路支持。这要用到OCC电路。OCC电路参考如下：

OCC(On-Chip-Clock)含义及功能和At-speed test_cy413026的博客-CSDN博客_dft occ1.含义及功能OCC ：On Chip ClockOPCG ：On-Product Clock GatingSCM：scan clock mux上面三种是同一东西的不同叫法就是为了at-speed ATPG测试时在function clock和shift clock之间切换的控制逻辑。不同人设计的电路不一样，它就是一个2选一的clock mux，设计时注意处理一下cdc的pat...https://blog.csdn.net/cy413026/article/details/84302717

cy413026
关注
专栏目录
DFT中scan shift/launch/capture过程，launch off shfit/launch from capture & OCC
cy413026的博客
06-06 3万+
scan的过程解说 scan分为stuck-at和at-speed两种测试模式， item clk 说明 对应的DC/AC stuck-at 测试机提供时钟 时钟慢 静态测试 DC mode at-speed function clk 测试芯片中的延迟故障，也就是transition AC mode DC和AC模式下它们的shift是一样的，在launch和capture过...
DFT - 对芯片测试的理解（二） 详解
NBA_kobe_24的博客
06-02 4646
DFT - 对芯片测试的理解（二） 详解 参考： https://www.docin.com/p-2014360649.html The basic view of DFT scan chain 这图很好的理解，Pre DFT时，将 DFF 换成 scan-FF ，让电路具备三种模式的切换。 Function mode：即chip正常的工作模式。此时SE=0。 Shift mode: 此时SE=1，选择Scan模式，并注入期望的SI序列，这样可以让每个 scan cell 有一个确定的值。 然后切换回f
DFT 与扫描链
Space_Maxi的博客
03-25 1361
DFT测试：验证芯片生成中的晶圆或者生成过程等造成的物理缺陷，DFT测试在CP阶段进行测试。注：CP（chip probe）在wafer level进行的芯片测试，此时的测试可以检测在晶圆和工艺生产过程中的良率，将bad die筛掉，从而降低后续的封装及测试成本。在数字设计中，通过IC工具插入 DFT 逻辑，比如 Scan Chain（寄存器）、Boundary Scan（IO）、MBist（片上存储器）、等，然后利用 ATPG、Boundary Scan 、MBist工具产生测试向量，仿真验证测试向量。
DFT学习记录----Wrapping Cores（三）
weixin_44746697的博客
02-23 1356
Maximized Reuse Core Wrapping Flow 简单的core wrapping flow，在当function I/O寄存器没有通过简单的buffer或者invert直接连到 I/O port时，就会增加专用的wrapper cell而不是share wrapper cell。为了减少wrapper cell对timing和area的影响，DFTMAX工具提供了一个最大化复用的core wrapping flow，当上述情况下可以share I/O寄存器，也就是插入share wra
时序分析基本概念介绍——花一样的“模式”
Tao_ZT的博客
12-25 3288
圣诞快乐今天要介绍的时序基本概念是Mode（模式）. 这是Multiple Scenario环境下Sign off的一个重要概念。芯片的设计模式包括最基本的功能funct...
DFT1. OCC电路浅析
Gary的IC小站
09-27 3301
纲要： 1.DC Scan and AC Scan ATPG可以使用Mentor公司的TestKompress和SNPS的TetraMAX工具产生，插入scan chain主要使用的工具是SNPS的DFT compiler，改工具嵌入在DC compiler工具之中。DC SCAN表示Normal Scan Test，测试频率低，一般那是10M-30M，其测试模型为stack-at模型。AC SCAN表示at-speed scan，测试频率较高，一般要求与芯片的实际工作频率一致。 70-95年，业
Tessent scan&ATPG(6)测试向量配置 ,at-speed pattern的生成以及OCC的插入
旺旺家族的传说
12-28 1万+
Test pattern management 测试向量管理 生成最佳的pattern #使用 create_patterns #时会默认将所有的fault 类型加入到consider中;执行大量的设计分析和DRC; #创建所有必要的pattern 类型 #监控pattern的生成(包括实时的coverage pattern count 以及执行时间等) 如果必要会修改参数 #如果必要 自动运行top_up的方式 ##使用 report_patterns #报告当前生成pattern的信息; 你可以展示所
详解DFT的scan(边界扫描)
messi_cyc的专栏
01-07 2681
scan
时序分析基本概念介绍——scan
最新发布
qq_34326957的博客
07-16 979
scan 过程就是在scan的shift mode(scan enable=1)下，测试机台将test pattern load到scan chain上(slow clk)，然后在fast clk下进行launch和capture（AC测试）或在ate_clk(slow clk)下进行launch和capture(DC测试)。
DFTC1_2007.12_Student Guide
12-17
DFTC的一些基本概念，从浅入深，包括DFT scan、OCC等技术
量产导入 | SCAN和ATPG
叫好与叫座虽然不是对立面，但想在同一个作品中达到双重效果很难。
06-11 586
嵌入式多重检测（Embedded Multi-Detect，EMD）在故障分级期间向测试立方中添加关注位（care bits），以尝试检测检测次数较少的故障。拥有了学习卡，不仅可以快速掌握芯片设计的基础通识，还能判断自己是不是适合做芯片设计的工作，单门课程花几天的时间就可以学完，极大提升学习效率！课程以IC设计公司岗位需求为导向，设立6大方向：设计，验证，后端，DFT，模拟设计，版图！故障激活是在故障模型的位置建立一个与故障模型产生的值相反的信号值。网表阶段是左边的，插入DFT后需要替换成右边的。
Core Wrapper cell以及wrapper chain 知识总结
weixin_44495082的博客
06-05 1652
背景： 对于traditional scan的capture过程来说，实际上分为三个步骤，分别是force PI，measure PO和pulse clock。在pattern shift in之后，电路中的所有寄存器都已经有了初值，但如果此时直接pulse clock去进行capture操作，由于primary input上没有force值，与primary input直接相连的那些寄存器将会capture进来一个x，同时primary input和寄存器之间的组合逻辑不可测，这不是我们所期望的。因此，在
MCU集成-时钟复位控制
m0_46407447的博客
12-21 3044
mcu前端设计
5.1 Tessent Atpg系列 第八章 Test Pattern Generation - Verify Test Pattern
ciscomonkey的博客
06-09 4954
为什么要做基于timing的仿真，意义在于可以比较ATPG工具和simulator工具的差异性。因为时序的差异导致不同的结果。首先你需要通过write_patern 这句cmd来写出pattern，默认是parallel 模式，除非你用-serial 指定写出serial, 因为serial 文件非常大，所以你可以使用-sample 开关写出部分pattern即可，工具会根据每一种pattern 类型都会至少保存一只。 另外，你也可以使用-start -end 开关来减少文件大小，但是这样的截取，是不可靠的
芯片测试缺陷分类和DFT常用方法
热门推荐
cy413026的博客
06-05 2万+
目录 0.Soc涉及的测试问题 1.SOC的全面测试--测试顺序看哪部分的失败几率大 2.DFT要测的内容 或者说缺陷分类 (a).Stuck At (b).Transition (c).Path Delay (d).Bridge Test (e).IDDQ 3.DFT测试手段 1. 边界扫描测试：Boundary Scan Test: 2. 内建自测试BIST: 3. ...
数字IC设计实现之hold violation修复大全
cy413026的博客
04-19 1万+
转自吾爱IC社区在知乎的专栏https://zhuanlan.zhihu.com/p/62537550 按照惯例今天这篇文章应该是昨天发出的，但是因为小编最近周末忙着往外地跑谈项目参加会议啥的，所以请大家谅解（短期内还是保持周更新）。今天这篇关于数字IC后端设计实现hold violation修复的分享也是昨晚在路上现写的，希望能够对大家有所帮助。 知识星球官方已于04.11号早晨完成技术升级...
数字 IC 技能拓展（29）浅谈 DFT 与扫描链
新芯设计的博客
10-03 7831
数字 IC 技能拓展（29）浅谈 DFT 与扫描链
launch path和capture path
06-28
### 回答1： launch path指的是启动路径，即指定程序或脚本的路径，告诉操作系统从哪里找到要运行的程序或脚本。 capture path指的是捕获路径，即指定要捕获的文件或数据的路径，告诉程序从哪里获取需要处理的数据。 ### 回答2： Launch path和capture path都是软件开发领域中比较常见的术语。 Launch path（启动路径）是指软件在启动时需要遵循的一条路径，它通常指代了一系列的操作和过程，包括系统启动、程序加载、代码执行、数据初始化等等。在iOS开发中，一个应用程序的launch path通常被定义在info.plist文件中，而在Android开发中，则是通过AndroidManifest.xml文件进行定义。需要注意的是，对于不同的操作系统和开发平台，launch path的定义方式也可能存在差异。 Capture path（捕获路径）则是针对数据采集或者监控的技术概念。它指的是数据在产生后所需要经过的一条路径，包括数据产生、采集、编码、压缩、存储、传输等等多个环节。通常情况下，capture path是通过特定的软件或者硬件设备来实现的，比如网络包抓取、摄像头监控、传感器数据记录等等。对于数据采集和监控来说，capture path的稳定性和准确性至关重要，因为它直接关系到数据的质量和精度。 总的来说，launch path和capture path具体的实现方式和应用场景是不一样的，但它们的目的都是为了确保系统或者数据流程的正确性和稳定性。在软件或者系统架构的设计中，需要充分考虑到这些概念，从而确保产品的质量和用户的使用体验。 ### 回答3： Launch path和capture path是两种路径，分别指的是软件的启动路径和数据的存储路径。 Launch path就是启动软件的路径，即软件的安装存放位置。对于不同的操作系统和程序，Launch path会有所不同。在Windows系统中，一般是以.exe文件的形式出现的，例如C:/Program Files/Microsoft Office/Office14/winword.exe。在Mac系统中，则是一般是在应用程序文件夹中的应用程序图标上直接双击来启动，例如/Applications/Microsoft Word.app。 Capture path则是数据集中存储的位置，例如图片、音频、文档、视频等等。Capture path的位置一般会在用户使用软件时自动创建，用户也可以根据需要进行设置。例如在Adobe Photoshop软件中，可以根据需要选择Capture path来存储制作的图片。如果不选择Capture path，则图片将会默认保存在/Users/username/Pictures/Adobe文件夹中。Capture path的选择对于工作流程的顺畅度和后续文件管理非常重要。 总而言之，Launch path和capture path是完全不同的两种路径。Launch path是软件的启动路径，而capture path是数据的存储路径。在使用时需要注意区分，并根据需求进行设置。
评论 4
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值