后端交流群题目记录1

1、利用shielding来解决时钟线串扰，除了占用布线资源、增加clock delay外，还有什么负面影响？

2、互连线的delay和互连线的slew有没有关系？

slew就是transition time。这样来讲互连线应该是没有transition or slew的概念的。（求指正）

3、flip-chip的IO pad摆放。

Rock：有的flip-chip io ring在四周，只是bump在中间。我们做的没有io ring，esd就在ip里面。

萧雨：这样相当于没有IO了，直接bump到IP（加一些ESD保护）

rock：bump直接接到各种phy

萧雨：所有外界信号直接bump到内部核的port，那就相当于完全没有IOcell和bounding cell？直接内部加esd保护器件？

rock：是的，power mesh很强，bump连进去哪里近就放哪里，没必要绕一圈

萧雨：clk，reset这种信号线也是？这样整个chip裸片的面积就相当于core的面积，也就没有传统那种pad-limited的芯片情形了？

rock：给予肯定回答

萧雨：感觉这样封装的话，如果core的port是底层金属，需要bump-rdl-多层金属打孔—core port

chiron：这种封装的好处就是芯片封装尺寸可以更接近于芯片die

4、为什么时钟树上要用clock inverter（min pulse width check）？

http://www.52-ic.com/738.html