如何避免设计中常见的 PCB 信号完整性问题

多年来，我被要求制作一系列不同的电路板，每种电路板在核心设计方法方面都面临不同的挑战。我还必须重新制作存在一些常见信号完整性问题的电路板，这些问题通常会导致 EMC 故障或链路故障。我在重新制作的电路板中遇到的常见故障模式是接口故障（高 BER 或无法读取/传输数据）、辐射发射过多、串扰过多和系统反复重启，所有这些都与一些常见的信号完整性问题有关。

对于新设计师来说，一些简单的堆叠设计、布局和布线实践可以消除 80% 高速 PCB 上 80% 的信号完整性问题。并非所有 PCB 都会以极快的信号和边沿速率以极高的速度运行，但即使您只有几个高速接口和串行总线，这些 PCB 信号完整性也可以帮助您取得成功。

我们想要解决什么问题

与过去相比，如今的高速 PCB 设计更容易出现信号完整性故障，其全部原因是现代组件的边缘速率要快得多。如果我们从常见的 EMI 问题深入到这些系统级故障或合规性故障的根本原因，就会发现一些与这些问题相关的常见信号完整性问题：

• 无阻抗规范的接口中的反射
• 平行走线中串扰过多
• 集成电路输出上的开关噪声（地弹和电源弹）
• 穿过参考平面或布线至电缆时的辐射发射

反射和阻抗

过去，在阻抗计算器方便使用且广泛使用之前，阻抗需要用专门的计算机程序来测量或计算。如果您知道正确的公式，也可以用计算器手动计算。这可能会导致难以在流片时实现的尴尬走线宽度。因此，让阻抗足够接近规格是很方便的，然后您会尝试将走线保持足够短以确保输入阻抗偏差最小。过去那个时候，大多数数字设计师可能并不关心“输入阻抗偏差”之类的概念，这就是许多旧指南关注过时的“临界长度”设计规则的原因。

需要注意的是，具有阻抗指定总线的现代 PCB 应始终设计为走线阻抗与接口规范相匹配。在当今的设计中，尤其是在当今有阻抗计算器的情况下，做到这一点非常容易。这必须在 PCB 布局的初始阶段执行，即设计堆叠并确定层分配时。

 

相声

当两个网络之间发生串扰时，每当信号在干扰网络上切换时，受害网络上就会出现电流脉冲。由此产生的串扰可以在受害网络的驱动器端和接收器端进行测量。 

• 在接地平面上方和接地平面之间路由数字信号
• 如果你不确定走线间距应该有多远，可以使用 3W 规则作为保守估计
• 如果将地面拉到非常靠近下一层上的走线，则可能能够使用小于 3W 的间距（见下文）

顶部：切换数字信号时出现轻微振铃（可能是由于反射、地弹或两者兼有）。底部：信号切换期间在相邻线路中激发的串扰。

除非您明确了解不同类型的保护线对串扰的影响，否则不应使用保护线。根据终端类型和布线层（串扰或带状线），保护线可能会增加串扰，而不是减少串扰。

当堆叠中的介电层非常薄时，您通常可以违反给定串扰目标的 3W 规则，并且可以将迹线放置得更近一些，以实现给定的串扰目标。但是，请确保使用脉冲响应在时域中模拟这一点，或者您应该模拟两条迹线的多端口 S 参数。完全相同的想法适用于差分对之间的串扰，尽管在这种情况下，对之间的间距对于抑制差分串扰也很重要。

 

开关噪声

传统设计中的边缘速率更快，使用与前几代集成电路技术相同的频率和走线长度，现在可以在集成电路输出端产生振铃，称为接地反弹。当许多 I/O 同时切换并产生这种噪声时，它通常被称为同时切换噪声。在切换事件期间，电源轨上也会出现噪声，有时称为电源反弹。

这两个因素都与供电网络中电流路径（电源反弹）和 I/O 缓冲器接地路径（接地反弹）的电感有关。使用足够的电容可以解决这个问题；对于电源反弹，这需要在电源轨上选择足够的电容，并逐步提高自谐振频率以克服电感 (ESL)，而对于接地反弹，这需要在数字 IC 的 I/O 电源上放置小电容器。

您可能观察到这种情况的许多处​​理器都采用 BGA 封装。这些封装允许放置所需的电容器和布线技术，这将有助于减少引起接地反弹的电感。除了为设计选择合适的电容器以提供稳定的电源和信号激励外，PCB 布局中还有另外两个重要的指导原则：

• 将数字组件上的每个引脚通过其自己的通孔接地，而不是将连接集中到单个通孔上。
• 将电容器放置在尽可能靠近电源/接地引脚对的位置。这在 BGA 上非常容易，因为可以使用背面。

 

使用焊盘内通孔将去耦/旁路电容器放置在 BGA 的背面。每个电容器都有自己的并联通孔和接地连接，以减少电感。

这些是信号完整性问题，但电源反弹也是电源完整性问题。 由于信号完整性和电源完整性问题往往表现为间歇性操作，因此可能很难诊断。最好在高速设计过程中发现这些问题，并从源头上消除它们，而不是试图在后期解决它们，从而导致生产延迟。借助堆叠规划工具，在您的设计中实施信号完整性问题的解决方案变得容易得多。

 

辐射过量

以上几点都与 PCB 的电磁辐射有关。部分辐射存在或被 PCB 接收（在串扰的情况下），而部分辐射​​则从 PCB 发射出去。不需要太多辐射就能无法通过 EMC 合规性测试，而这对于大量投放市场的产品来说是必需的。

确保电路板构建中信号完整性的第一步是创建能够支持阻抗和低噪声的高速 PCB 叠层。叠层是组件中最关键的组件，需要仔细规划其规格以防止阻抗不连续、噪声和过度电磁辐射。在查看电路板叠层时，请牢记以下提示和建议，以用于您的下一个设计：

• 所有信号层都应与不间断的参考平面相邻，以创建清晰的返回路径并消除宽边串扰。
• 将大功率轨道放置在与接地平面相邻的层上，以降低 PDN 中的交流阻抗。紧密耦合的平面可降低顶端的交流阻抗，并显著减少电磁辐射。
• 在平面之间传输高速信号通常有利于减少辐射。
• 降低电介质高度将大大减少串扰和辐射发射，而不会减少电路板上的可用空间。
• 了解如何在两种不同的方法下设计堆叠：控制电介质和控制阻抗。

路线和工作流程

仔细规划叠层后，现在是时候开始布线了。通过仔细配置设计规则和工作空间，您将能够以最高效的方式成功布线电路板。使用这些技巧可以更轻松地布线电路板，同时避免不必要的串扰、辐射和信号质量问题。