EMI 和 SI 的 PCB 设计技巧（第 2 部分）

在这两部分系列文章中，我们将介绍 PCB 布线和布局的基本原则和方法，以尽量减少出现 EMI 问题的可能性，并保持适当的信号完整性。

第一篇和上一篇文章概述了信号、能量和场的基础知识，以及数字域中的上升和下降时间，以及这对我们作为 PCB 设计师意味着什么。

本文介绍一些基本的 PCB 设计技术，用于控制磁场和处理快速边沿速率信号（可以说是 EMI 和 SI 的基础）。

场遏制

在讨论具体细节之前，让我们先根据上一篇文章中讨论的信息，简单谈谈如何控制 EMI 和 SI 。我们概述了能量存储在电介质之间的场（“电介质空间”）中的基本思想。作为 PCB 设计工程师，我们的主要工作是控制和引导这些能量和场。

场遏制和控制 EMI 的最重要部分之一是堆叠（有关 PCB 堆叠和构建的更详细讨论，请务必观看此视频。首先，建议在信号平面和参考平面之间使用薄电介质。这可以改善正向和返回路径之间的耦合，减少由于小环路面积而产生的电感，并且如果我们的电源平面和接地平面与薄电介质相邻，这当然会增加层间电容。反过来，这也可以改善电力传输。

 

建议采用 4 层堆叠来布线电源

请记住，间距较小的层会减小给定阻抗的迹线宽度，因此更容易出现制造公差。可用的材料和可生产的堆叠将取决于您选择的 PCB 制造商。

我们不仅希望有间距紧密的层来控制场，而且希望每个信号层和电源层旁边始终有一个接地层（或合适的参考层）。如果我们有两个相邻的信号层，场就会干扰，导致 SI 不佳。如果我们有一个没有直接相邻的返回层的信号层，场就会扩散，导致 EMI 性能不佳。

关键走线长度

对于走线，我们希望尽可能缩短它们，以确保走线被视为集中元件而非分布式元件。分布式元件需要适当的阻抗控制和端接。忽略这一点将导致 EMI 和 SI 不佳。

问题是，对于给定的最大频率，迹线必须有多长才能显示为分布元素（称为“临界长度”）？ 

一般公式如下所示，其中 c 为光速，ε 为 有效介电常数，f 为感兴趣的最大频率：

实际上，它是介电材料内的波长除以 20。通常，长度会根据走线是作为微带线（外层）还是带状线（内层）布线而变化。这是因为波在不同的介电材料中以不同的速度传播。

例如，对于 1G Hz 信号，典型微带线的临界长度为 8.3 mm。 

超过这些长度，走线本身（或者说传输线）就会表现为分布式元件。一旦走线表现为分布式元件，我们就需要控制它们的阻抗，因为它们对驱动器和接收器来说不再是“不可见的”。

转移孔

提高 PCB EMI 性能的另一个技巧是传输过孔的放置。

 

当使用信号通孔切换层时，我们通常还会更改参考平面（例如，考虑四层 SIG-GND-GND-SIG 板）。虽然我们仍在使用迹线在顶层布线，但对于交流信号（>20 kHz），返回路径直接位于下方的参考平面中。一旦我们处于底层，返回路径就位于上方的参考平面中。

但是，当我们在改变层时沿着 Z 轴的通孔移动时，返回路径和场会发生什么情况？然后场会在尝试寻找合适的“连接点”（返回路径）时扩散，这可能是 EMI 问题的原因。

在这种情况下，我们希望在靠近信号通孔的地方放置一个传输通孔（基本上是接地通孔）。这是为了在沿 Z 线过渡时保持定义的参考和返回路径。请注意，只有当我们切换的参考都是相同类型（例如，GND 到 GND）时，此传输通孔才有效。 

如果我们从 GND 切换到 PWR 参考，我们需要在靠近转换点的 GND 和 PWR 参考之间放置一个小值电容器。

参考平面的分割

大多数 PCB 设计都不需要 (GND) 参考平面中的任何裂缝。如果需要，则需要仔细设计这些裂缝以及它们附近的任何走线。

在任何情况下，走线都不应跨越参考平面的分界线。我们需要不断提醒自己返回路径在哪里，以及如果我们跨越参考平面的分界线，场将产生什么影响。

由于过孔反焊盘使平面空洞，参考平面可能会出现意外裂缝。因此，如果空间允许，最好将过孔和孔间隔得足够远，以免在参考平面上造成较大的裂缝。

 

减少上升/下降时间

另一个方面是选择能够以尽可能慢的上升和下降时间完成我们需要的工作的 IC。较慢的上升和下降时间意味着较少的能量，因此信号带宽也会减少。

如果无法选择其他 IC，我们可以通过在发射器的输出端放置一系列电阻来降低信号的带宽（上升/下降时间）。电阻与线路上的电容相结合形成低通滤波器。根据所需的数据速率，您可能还需要在线路上放置一个小电容——但这样做时要小心。

本系列文章分为两部分，简要概述了可能导致 EMI 和 SI 问题的 PCB 设计问题。本简要指南中介绍的技巧以及 Altium Designer 等强大的 PCB 设计工具可以帮助缓解设计过程中的 EMI 和 SI 问题。