FPGA学习日记（6）同步复位与异步复位

finiteyhy

已于 2022-07-27 19:28:11 修改

阅读量765

点赞数

分类专栏： FPGA 文章标签：嵌入式硬件 fpga开发硬件工程射频工程

于 2022-03-19 18:00:09 首次发布

本文链接：https://blog.csdn.net/jsomin/article/details/123599132

版权

FPGA 专栏收录该内容

21 篇文章 2 订阅

订阅专栏

该博客介绍了同步复位和异步复位的概念及其在FPGA设计中的实现。同步复位只在时钟上升沿有效，确保了数据在稳定时钟边沿转换，而异步复位则在复位信号下降沿即生效，不受时钟控制，可用于快速响应系统复位需求。文中通过Verilog代码示例展示了两种复位方式如何影响信号延迟和系统状态。

摘要由CSDN通过智能技术生成

同步复位就是指复位信号只有在时钟上升沿到来时，才能有效

module flip_flop
(   input wire sys_clk,
    input wire sys_rset_n,
    input wire key_in,
    
    output reg led_out

);

always@(posedge sys_clk )//上升沿,同步复位
    if(sys_rset_n == 1'b0)
        led_out<= 1'b0;
    else 
        led_out<= key_in;
endmodule

仅在时钟信号的上升沿时刻 led_out=key_in 延迟一个单位

测试文件

`timescale 1ns/1ns 
module tb_flip_flop();
reg sys_clk;
reg sys_rset_n;
reg key_in;

wire led_out;

initial 
    begin
        sys_clk=1'b1;
        sys_rset_n<=1'b0;
        key_in=1'b0;
        #20
        sys_rset_n<=1'b1;
        #210
        sys_rset_n<=1'b0;
        #40
        sys_rset_n<=1'b1;
    end

always #10 sys_clk=~sys_clk;

always #20 key_in<={$random}%2;

initial 
    begin
        $timeformat(-9,0,"ns",6);  //时间尺度10e-9ns,小数点后位数0，   打印的最小数字字符
        $monitor("@time %t:key_in=%b led_out=%b ",$time,key_in,led_out);
    end
    
flip_flop flip_flop_inst
(
    .sys_clk(sys_clk),
    .sys_rset_n(sys_rset_n),
    .key_in(key_in),
    
    .led_out(led_out)
);


endmodule

异步复位是指无论时钟沿是否到来，只要复位信号有效，就对系统进行复位。

module flip_flop
(   input wire sys_clk,
    input wire sys_rset_n,
    input wire key_in,
    
    output reg led_out

);

always@(posedge sys_clk or negedge sys_rset_n)//时钟上升沿或者复位信号的下降沿执行,异步复位
    if(sys_rset_n == 1'b0)
        led_out<= 1'b0;
    else 
        led_out<= key_in;
endmodule