4 DDR5 SDRAM命令描述和操作-26
4.26 VrefCA训练规范
DRAM内部的VrefCA规范参数包括电压操作范围、步长、VrefCA设置容差、VrefCA步进时间和Vref有效电平。
电压操作范围指定DDR5 DRAM设备所需的VrefCA设置范围的最小值。最小范围由VrefCAmax和VrefCAmin定义,如图93所示。
VrefCA步长定义为相邻步骤之间的步长。对于给定的设计,DRAM VrefCA步长必须在指定范围内。
VrefCA设置容差是VrefCA电压与理想设置之间的变化。这考虑了多个步骤中累积的误差。VrefCA设置容差不确定性有两个范围。VrefCA设置容差的范围是步骤数n的函数。
VrefCA设置容差是相对于理想线进行测量的,该理想线基于两个端点,其中端点位于指定范围的最小和最大VrefCA值。图94展示了步长和VrefCA设置容差的示例。
VrefCA增加/减少步骤的时间由VrefCA_time定义。在图95中,VrefCA_time从t0到t1定义,其中t1是参考VrefCA电压达到VrefCA有效容差范围内的最终DC电平的时间。
VrefCA有效电平由VrefCA_val容差定义,以满足步骤时间t1的条件,如图95所示。该参数用于确保在任何VrefCA增加/减少调整之后,电压级别的变化具有足够的RC时间常数行为。此参数仅适用于DRAM组件级的验证/表征。
t0 - 参考MPC Apply VREFCA和RTT_CA/CS/CK
t1 - 参考VrefCA_val容差
VrefCA命令用于将VREF值存储到VREF CA MR11中。这个模式寄存器仅通过命令编程,但可以通过正常的MRR进行读取。
表335包含了将在组件级别进行特性验证的CA内部Vref规格。组件级别特性验证方法尚未确定。
注释1:VrefCA的直流电压相对于VDDQ_DC参考。
注释2:VrefCA的步进大小增加/减小范围。VrefCA在直流电平上。
注释3:VrefCA_new = VrefCA_old + n*VrefCA_step;n = 步数;如果是增加则使用“+”;如果是减少则使用“-”。
注释4:VrefCA设置容差的最小值 = VrefCA_new - 1.625%*VDDQ;VrefCA设置容差的最大值 = VrefCA_new + 1.625%*VDDQ。对于n>4。
注释5:VrefCA设置容差的最小值 = VrefCA_new - 0.15%*VDDQ;VrefCA设置容差的最大值 = VrefCA_new + 0.15%*VDDQ。对于n<4。
注释6:通过记录VrefCA输出在范围内的最小值和最大值,绘制连接这些点的直线,并将所有其他VrefCA输出设置与该直线进行比较来进行测量。
注释7:通过记录连续4个步骤(n=4)中VrefCA输出的最小值和最大值,绘制连接这些点的直线,并将所有其他VrefCA输出设置与该直线进行比较来进行测量。
注释8:从MPC(应用VREFCA、VREFCS、RTT_CK/CS/CA)命令到增加或减少的时间。
注释9:仅适用于DRAM组件级别的测试/表征目的。不适用于正常工作模式。VrefCA有效用于验证在组件级别进行特性验证的步进时间。