4 DDR5 SDRAM命令描述和操作-34
4.34 写模式命令
由于写入操作中存在相当大比例的全零数据,这种新模式被提议作为DDR5规范的一个新的写入模式命令。当有效地使用时,该命令可以通过不在总线上传输数据来节省功耗。
这种新模式操作方式与标准的写入命令非常相似,唯一的显著异常是它有自己编码的写入模式命令,DQ总线上不发送数据,不需要DQS的翻转,并且DRAM不会开启任何内部ODT。ECC奇偶校验基于MR48中写入模式模式数据。
在接收到该命令后,DRAM设备将根据写入模式寄存器中的设置而不是DQ位自身来提供内存数组的输入。在Table 354中显示了写入模式下DQ映射的突发传输。主机在此期间不会发送任何数据。所有时序约束仍然是以写入命令数据应该传输的时钟为基准进行测量。例如,tWR是从写入突发结束到PRE的时间,如图126所示。该模式使用的模式由MR48:OP[7:0]的内容提供。该模式可以是全零、全一,或者其他值,并且可以通过MRW命令更改到MR48。该模式寄存器的上电默认值是全零。
注意1:OP[7:0]可以独立地编程为“0”或“1”。
注意2:OP[7:0]的默认值是全零。
注意3:如果启用了CRC,DRAM在写入模式期间将不会发出ALERT_n信号,并且应满足tCCD_S=9tCK的条件。
表格355描述了存储在MR48中的模式如何映射到DRAM阵列的DQ位和突发传输中。模式的描述如下:
对于x4 SDRAM设备,只使用OP[3:0],模式的每一位分别对应于DQ[3:0]。在整个突发传输期间,对于该位,相同的OP值将重复使用(即,DQ0在每个时钟周期的突发传输中都存储OP0)。虽然对于x4设备不使用OP[7:4],但在执行MRR时仍会读取原始编程的MRW值。OP[7:4]不会恢复为默认值零。
对于x8 SDRAM设备,整个模式OP[7:0]将被使用,模式的每一位分别对应于DQ[7:0]。在整个突发传输期间,对于该位,相同的OP值将重复使用(即,DQ0在每个时钟周期的突发传输中都存储OP0)。
对于x16 SDRAM设备,整个模式OP[7:0]将被使用,模式的每一位分别对应于DQL[7:0],然后该模式将重复用于DQU[7:0]。在整个突发传输期间,对于该位,相同的OP值将重复使用(即,DQ0在每个时钟周期的突发传输中都存储OP0)。
在写入模式下支持的突发长度(BL)基于MR0 OP[1:0]。写入模式命令(WRP)不支持即时(OTF),因此输出值可以是固定的BL16或BL32。