【JESD79-5之】4 DDR5 SDRAM命令描述和操作-33(2N mode)

4.33 2N模式

2N模式允许系统在CA总线上提供更多的设置时间和保持时间。DDR5 SDRAM默认启用2N模式，并使用MPC在2N模式和1N模式之间进行切换。MR2:OP[2]允许读取2N模式的状态。

DDR5定义了两个周期的命令，要求DRAM在1N模式和2N模式下以不同的方式捕捉命令。在两种模式中，命令的前半部分在芯片选择信号激活时进行采样。在1N模式下，命令的后半部分在下一个时钟边沿进行采样。而在2N模式下，命令的后半部分在第一个时钟的两个时钟周期后进行采样。在2N模式下，芯片选择信号上的非目标ODT信号也会延迟一个时钟周期。

对于DRAM来说，在1N模式和2N模式下，单个时钟的命令操作相同，命令在芯片选择信号激活时的同一时钟周期进行采样。

2个周期或者1个周期的命令可以在任意时钟周期开始（与降速模式不同）。图125展示了标准1N模式下使用2个周期读取命令，然后是1个周期的预充电命令的差异，以及在2N模式下执行相同命令时的情况。在2N模式下，主机将永远不会连续发送两个芯片选择信号，除非在显式情况下，例如退出CATM模式。

注意1：为了确保训练模式可以被正确启用和运行，DDR5的默认（上电）模式是2N模式。在进行CA训练之后，用户可以配置该位将设备置于1N模式或2N模式中。1N模式和2N模式都是DDR5的有效操作条件。

注意2：由于2N模式设置是基于MPC命令的，因此它只能通过该命令进行编程，且其模式寄存器是只读的。

4.33.1 1N/2N模式澄清

在1N和2N模式下，DDR5 SDRAM的几个特性需要特定的CS_n和CA总线行为才能正常工作。表格353描述了各种行为（具体细节在规范的相应部分中有详细说明）。