【JESD79-5之】5 片上终端-4（On-Die Termination for CA, CS, CK_t, CK_c）

最新推荐文章于 2024-07-19 22:23:02 发布

逍遥自在行

最新推荐文章于 2024-07-19 22:23:02 发布

阅读量189

点赞数

分类专栏： JESD79-5 文章标签： arm开发 fpga开发硬件工程前端

本文链接：https://blog.csdn.net/m0_61126667/article/details/132411410

版权

65 篇文章 82 订阅

订阅专栏

5.4 CA, CS, CK_t, CK_c的ODT

在这里插入图片描述

DDR5 DRAM 的CK_t, CK_c, CS, CA信号有ODT电阻；
ODT特性允许DRAM 控制器通过MR设定打开或关闭目标设备终端电阻，提高存储通道信号完整性。

在这里插入图片描述

上电期间ODT阻值默认设定为基于MR32和MR33设定的值。
ODT的有效阻值RTT通过MRS bits确定，应用于CK_t, CK_c, CS, CA 频脚。

在这里插入图片描述

在这里插入图片描述

关注

专栏目录