【JESD79-5之】5 片上终端-1（On-Die Termination for DQ）

5.1 DQ的ODT

ODT（芯片内终端电阻）是DDR5 SDRAM的一个特性，它允许DRAM为每个DQ更改终端电阻。与之前的DDR技术不同，DDR5不再具有物理的ODT引脚，所有基于ODT的控制现在都是基于命令和模式寄存器进行的。对于x4和x8配置（以及x8配置的TDQS_t、TDQS_c），当通过读取（用于NT ODT用途）、写入命令或使用MR设置的默认停放值启用时，ODT会应用于DQS_t、DQS_c和DM_n。对于x16配置，ODT应用于每个DQU、DQL、DQSU_t、DQSU_c、DQSL_t、DQSL_c、DMU_n和DML_n信号。ODT特性旨在通过允许DRAM控制器独立地为任何或所有DRAM设备更改终端电阻来提高存储通道的信号完整性。除了对DQ ODT的控制能力外，现在可以通过MR33:OP[5:3]独立编程DQS ODT并保持静态。所有ODT控制都将针对DQ进行。此增加功能允许调整不匹配体系结构中常见的延迟。通过MR39:OP[2:0]启用DQS RTT偏移控制模式。

1. ODT是DDR5的一个特性，它允许DRAM改变每个DQ的终端电阻，不同以往的DDR	技术，DDR5没有物理的ODT pin，所有以ODT为基础的控制现在都是基于命令和	MR；
2. 当通过Read（用于NT ODT），Write命令或者MR设置的默认阻值，ODT被使能，	用于调整x4/x8配置的DQS_t，DQS_c和DM_n，x8配置的TDQS_t，TDQS_c；
3. 对于x16配置，ODT用于调整每个DQU，DQL，DQSU_t，DQSU_c，DQSL_t，DQSL_c，	DMU_n和DML_n信号；
4. ODT feature允许DRAM控制器独立的调整所有DRAM设备的终端电阻，提升存储	channel的信号完整性；
5. DQS ODT可以通过MR33:OP[5:3]独立的编程并且保持不变，增加了DQ ODT的控制能	力；所有的ODT控制都是面向于DQs；这个新增内容允许调整通常存在于结构不匹配	的延时；
6. DQS RTT偏移控制模式通过MR39:OP[2;0]使能。

ODT特性在自刷新模式下关闭且不支持，但在关机模式下具有可选模式。图152显示了DRAM ODT特性的简单功能表示。
ODT feature 在自刷新模式下不支持使用，但是在低功耗模式下可以选择使用。

开关由内部的ODT控制逻辑启用，该逻辑使用命令解码、模式寄存器设置和其他控制信息来实现，如本章节所述。RTT的值由模式寄存器位的设置确定。

图中的开关受控于ODT控制逻辑，用的是命令解码，MR设置和其它控制信息；RTT的值取决于MR bits的设置。