【JESD79-5之】4 DDR5 SDRAM命令描述和操作-14(temperature sensor)

逍遥自在行

已于 2023-08-12 15:25:09 修改

阅读量800

点赞数

分类专栏： JESD79-5 文章标签： arm开发 fpga开发硬件工程前端

于 2023-08-04 20:05:42 首次发布

本文链接：https://blog.csdn.net/m0_61126667/article/details/132111508

版权

JESD79-5 专栏收录该内容

65 篇文章

订阅专栏

4 DDR5 SDRAM命令描述和操作-14

4 DDR5 SDRAM命令描述和操作-14

4 DDR5 SDRAM命令描述和操作-14

在这里插入图片描述

DDR5设备具有温度传感器，可以读取其状态。该传感器可用于确定适当的刷新率（MR4）。系统可以使用温度传感器读数或设备TOPER来确定是否满足刷新率和工作温度要求。

DDR5设备应监控设备温度，并根据tTSI更新MR4。设备初始化完成后，设备温度状态位的更新时间不应超过tTSI。即使设备处于自刷新状态，MR4也会被更新。

在这里插入图片描述

使用温度传感器时，实际设备外壳温度可能高于适用于标准或高温范围的TOPER规范。例如，当MR4:OP[2:0]=010B时，TCASE可能超过85°C。DDR5设备应允许设备更新MR4值和控制器相应重新配置系统的时间间隔有2°C的温度余量。

温度传感器的四个阈值通常为80°C、85°C、90°C和95°C。系统使用第二个阈值（通常为85°C）切换到2倍刷新。系统使用第四个阈值（通常为95°C）限制活动以保持DRAM处于安全工作温度。第一个阈值（通常为80°C）允许系统采取延迟达到第二个阈值的措施。第三个阈值（通常为90°C）允许系统采取延迟达到第四个阈值的措施。

在这里插入图片描述

为了确保使用温度传感器的正确操作，应用程序应考虑以下因素：
- TempGradient是内存设备在感兴趣的温度范围80-100°C内所经历的最大温度梯度，以2°C为范围进行测量。
- ReadInterval是系统从MR4读取的时间间隔。
- TempSensorInterval（tTSI）是内部更新MR4之间的最大延迟时间。
- SysRespDelay是读取MR4和系统响应之间的最大时间延迟。

为了确定轮询MR4的所需频率，系统应使用最大的TempGradient和系统的最大响应时间，使用以下方程式计算：

在这里插入图片描述

注意 1：经设计和特性验证，可能不需要进行生产测试。
注意 2：仅为第二和第四个阈值指定了最小值（负面）。DRAM供应商负责确保 MR4 <= 010b 时 1x 刷新的正确运行，以及 MR4 <= 100b 时 2x 刷新的正确运行。这对温度传感器准确性在正面上施加了供应商特定的约束。
注意 3：第一个阈值相对于第二个阈值进行定义。
注意 4：第三个阈值相对于第二个和第四个阈值进行定义。

在这里插入图片描述

4.14.1 3DS设备的温度传感器应用

在这里插入图片描述

4.14.2 温度编码

在这里插入图片描述

DDR5 DRAM通过MR4:OP[2:0]上的编码向控制器提供与温度相关的信息。这些编码定义了DRAM期望的适当刷新率，以维持数据的完整性。

4.14.3 MR4定义–仅供参考

在这里插入图片描述

注意 1：每个OP[2:0]设置对应于tREFI1和tREFI2的刷新率。每个OP[2:0]设置指定了一个名义温度范围。由四个温度阈值确定了OP[2:0]定义的五个范围。
注意 2：四个温度阈值的名义值分别为80°C、85°C、90°C和95°C。85°C和95°C的阈值有指定的最小温度值，但没有指定最大温度值。
注意 3：DRAM供应商必须报告在设备的操作温度范围内的所有可能设置。每个供应商保证他们的设备在范围内的任何温度下使用其设备请求的刷新间隔工作正常。
注意 4：在OP[2:0]=011B第一次报告后，系统必须在DRAM Tj上升超过2°C（温度余量）之前提供2倍刷新率。当OP[2:0]等于010B时，此条件将被重置。
注意 5：如果DRAM Tj自OP[2:0]=101B第一次报告后上升超过2°C（温度余量），设备可能无法正常运行。当OP[2:0]等于100B时，此条件将被重置。OP[2:0]=101B必须是DRAM的临时条件，通过立即降低DRAM和/或附近设备的功率来解决。
注意 6：上电时，OP[7] = 0。初始化序列(Te)后，OP[2:0]位有效。
注意 7：有关推荐的读取MR4频率的信息，请参阅第4.14节。