【system verilog】foreach遍历多维数组

最新推荐文章于 2025-03-03 09:58:01 发布
最新推荐文章于 2025-03-03 09:58:01 发布
阅读量7.8k 收藏 17
点赞数 3
分类专栏： 芯片前端验证 文章标签： systemverilog
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/moon9999/article/details/106149862
版权
本文通过实验演示了多维数组的遍历顺序，揭示了索引倒置的规律，对于理解数组内存布局和优化遍历策略具有指导意义。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

前言

关于多维数组的便利顺序，请参考：

https://blog.csdn.net/moon9999/article/details/104190800

正篇

先搬出这个神图，然后做个实验：

实验1：

打印结果：

显然先遍历的[3:0]，之后是[1:0]，最后是[2:0]，就是我们索引时候倒过来。

 

 

【从零开始学习 SystemVerilog】3.1.2、SystemVerilog 控制流—— foreach 循环
努力，加油每一天鸭~
09-09 1526
【从零开始学习 SystemVerilog】3.1.2、SystemVerilog 控制流—— foreach 循环
【从零开始学习 SystemVerilog】8.8、SystemVerilog 约束—— foreach Constraint
努力，加油每一天鸭~
09-12 1083
【从零开始学习 SystemVerilog】8.8、SystemVerilog 约束—— foreach Constraint
SystemVerilog学习笔记2 ---《多维数组的遍历》
llxxyy507的博客
01-25 3074
一维数组遍历 数组遍历一遍使用foreach或者使用for循环 foreach int array[3] = '{9, 5, 8}; foreach(array[i]) $display("array[%0d] = %d", i, array[i]); foreach循环相当于从数组的宽度的左端点，向数组宽度的右端点循环。 ...
二、SV数组与队列
最新发布
qq_40019719的博客
03-03 1106
队列是一种动态数组，支持在队列的两端插入和删除元素。示例：复制// 声明一个整数队列。
SystemVerilog----关于foreach
热门推荐
xavi_siege的专栏
04-10 2万+
foreach结构指定在数组元素上的迭代。它的自变量是一个指明任意类型数组（固定尺寸的、动态的、及联合数组）的标识符，然后紧跟着一个包围在方括号内的循环变量的列表。每一个循环变量对应于数组的某一维。foreach结构类似于一个使用数组范围替代一个表达式来指定重复次数的repeat循环。    例子： Copy Code string words[2] = {"hello", "w
verilog中的多维数组
05-10 262
reg arrayb [7:0] [0:255] ;//二维数组。
SystemVerilog基本数组操作for与foreach
weixin_42046696的博客
04-26 1万+
在数组操作中使用for和foreach循环 利用for和foreach对一维数组进行操作： initial beigin bit[31:0] src[5],dst[5]; for(int i=0;i<$size(src);i++) src[i]=[i]; foreach(dst[j]) dst[j]=src[j]*2; end 在foreach循环中只需要指定数组名并在其后方括号中给出索引变量，SV会自动遍历数组中的元素。索引变量将会自动声明，并只在循环内收敛。 利用foreach初始
灭霸打个响指的功夫，看懂Verilog多维数组【Verilog高级教程】
weixin_43698385的博客
03-14 1万+
Verilog,wire型reg型与其他类型的多维数组，数组赋值的要求，数组的引出。 本专栏旨在学习并提供有关Verilog硬件描述语言中非基础性的高阶语法特性知识聚焦Verilog-2005，即“IEEE Std 1364™-2005”的有关内容......
foreach用法
yan1111112的博客
06-04 3043
int md[2][3]; foreach(md[i,j]) begin end 功能和 int md[2][3]; for(int i=0;i<=2;i++) for(int j=0;j<=3;j++) begin end 例子： `timescale 1ns/1ps; module tt; bit clk; int md[2][3]; initial begin foreach(md[i,j]) begin md[i][j]=i+j; $display("%0d,%0d,%0d
【学学数字设计验证】-system verilog
huxixi_2的博客
10-14 530
sv
SystemVerilog验证测试平台：2.2章节：定宽数组
qq_33300585的博客
01-18 1101
SystemVerilog验证测试平台
System Verilog学习2——数据类型-定宽数组
bjc15050103的博客
12-23 788
1.数组声明 定宽数组 int ab[0:15] 定义十六位数组，从低到高排列，也可以从高到低排列定义，如int ab[15:0] int bc[16] 直接声明16位数组 多维数组声明与使用 int array [0:2][0:3];//完整声明 int array2 [8][4];//紧凑声明 array [7][3]=1;//设置最后一个元素 以int array2 [8][4]为例，维度声明在变量右边，[8][4]在 arra...
system Verilog知识点汇总（一）数据类型
m0_49911637的博客
01-12 2123
1，数据类型分类 整数分可以为有符号数和无符号数， 也可以按照四值和二值数进行分类。 二值有符号数：byte（默认位宽为8bit位），int（32），shortint(16)，longint（64）。 四值有符号数：integer（32） 二值无符号数：bit(1) 四值无符号数：logic，time（64） real：二值双精度浮点数 2，数组以及相关操作 （1）定宽数组 声明： int array[0:15]; int array[16]; 以上两个例子均声明了一个数组，含有16
Systemverilog 总结
qq_28541715的博客
01-18 2165
Systemverilog 数据类型 l合并数组和非合并数组 1）合并数组： 存储方式是连续的，中间没有闲置空间。 例如，32bit的寄存器，可以看成是4个8bit的数据，或者也可以看成是1个32bit的数据。 表示方法： 数组大小和位，必须在变量名前指定，数组大小必须是【msb：lsb】 Bit[3:0] [7:0] bytes； 2）二维数组和合并数组识别： 合并数组：bit [3:0] [7:0] arrys;大小在变量名前面放得，且降序 二维数组...
system verilog1 数组，for，foreach
wuzhouqingcy的博客
08-28 6684
代码 `timescale 1ns/1ps module tb; int array1[0:7][0:3]; int array2[8][4]; initial begin for(int i=0;i&lt;$size(array1);i++) for(int j=0;j&lt;$size(array1[0]);j++) array1[i]...
Verilog基础语法（2）之标量和向量、多维数组和存储器
m0_51965113的博客
04-29 4952
msb以及lsb可以是任何整数值–正负或零，不允许使用变量，而且Isb的值可以大于、等于或小于msb的值。但为了保持风格统一，也就是左边的值要比右边的值大，所以不建议lsb大于或等于msb。Verilog中常用的数据类型为wire、reg，两者都可以定义为一位变量和多位变量，其中一位的称为标量，多位的称为向量。在Verilog中，多维数组对应存储器，而向量可悲认为是一个深度为0的二维数组。位宽的表达方式在上下代码中应统一风格，一般以最左边为最高位，最右边为最低位。
＜RTL设计的艺术＞ verilog实现单链表遍历
u013613650的博客
06-04 3105
假设存在这样的单链表，链表每个节点为16bit，其中bit14为1标明该节点是否为根节点，如果是根节点则bit 13-0用于存储根节点对应数据；如果bit14为0则标明该节点是中间节点，bit
数字硬件建模SystemVerilog-循环语句
jk_101的博客
11-12 2155
经过几周的更新，SV核心部分用户自定义类型和包内容已更新完毕，接下来就是RTL表达式和运算符。马上HDLBits-SystemVerilog版本也开始准备了，基本这一部分完成后就开始更新~循环语句允许多次执行编程语句或begin-end语句组。SystemVerilog中的循环语句有：for、repeat、while、do..while、foreach和forever。其中，所有综合编译器只支持for和repeat循环。其他类型的循环可能由一些综合编译器支持，但这些限制限制了这些循环的用途。
system verilog中数组函数
01-16
### 关于 SystemVerilog 数组函数的使用 #### 动态数组和队列的操作 在 SystemVerilog 中，`shuffle` 是一个系统函数，用于对动态数组或队列进行随机打乱（洗牌）操作[^2]。下面展示如何定义并使用 `shuffle` 函数来处理动态数组： ```systemverilog module shuffle_example; int dynamic_array[]; initial begin // 初始化动态数组 dynamic_array = new[5]; dynamic_array = '{1, 2, 3, 4, 5}; // 打印原始数组 $display("Original array:"); foreach (dynamic_array[i]) $write("%0d ", dynamic_array[i]); $display(); // 随机打乱数组顺序 dynamic_array.shuffle(); // 打印打乱后的数组 $display("Shuffled array:"); foreach (dynamic_array[i]) $write("%0d ", dynamic_array[i]); $display(); end endmodule : shuffle_example ``` 这段代码展示了创建一个整数类型的动态数组，并对其进行初始化；接着调用了 `shuffle()` 方法对该数组进行了原地随机排列。 #### 定长数组的基础操作 对于定长数组，在 SystemVerilog 中可以执行更复杂的操作相比早期版本的 Verilog。例如支持批量赋值以及多种维度的支持等特性被引入到了新标准之中[^1]。这里给出一段简单的例子说明怎样声明与初始化一个多维固定大小数组： ```systemverilog module fixed_array_operations; logic [7:0] matrix [3][4]; // 声明了一个8位宽、3行4列的二维逻辑矩阵 initial begin // 利用大括号语法完成整个数组的同时赋初值 matrix = '{{'hFF,'hAA,'hBB,'hCC}, {'hDD,'hEE,'hFF,'hGG}, {'hHH,'hII,'hJJ,'hKK}}; // 访问单个元素 $display("matrix[1][2] = %h", matrix[1][2]); // 修改特定位置上的数值 matrix[2][3] = 'hLL; // 输出修改后的全部数据 foreach(matrix[row,col]) { $write("(%d,%d):%h ", row, col, matrix[row][col]); } $display(); end endmodule : fixed_array_operations ``` 上述模块中不仅体现了多维静态数组的声明方式及其成员访问模式，还包含了整体性赋值语句的应用实例。 #### 关联数组的功能扩展 除了传统的线性存储外，SystemVerilog 还允许通过哈希表或其他非连续内存布局实现高效的数据检索机制——即所谓的关联数组[^4]。这类特殊形式的集合能够依据键值快速定位到对应的记录项而无需遍历整个序列。下述片段描述了一种基于散列表结构建立起来的大容量映射关系： ```systemverilog module associative_arrays_usage; bit [63:0] rom [bit [63:0]]; // 构建关联数组 bit [63:0] idx; // 对应索引变量 function automatic void print(bit [63:0] pos, ref bit [63:0] rom [bit [63:0]]); $display("rom[%d]=%d", pos, rom[pos]); endfunction : print initial begin idx = 1; repeat(64) begin rom[idx] = idx; idx = idx << 1; end if (rom.first(idx)) begin print(idx, rom); while (rom.next(idx)) print(idx, rom); end end endmodule : associative_arrays_usage ``` 该案例里实现了向关联数组插入一系列条目并将它们逐一打印出来的过程，同时也演示了迭代器样式的便利接口如 `first()`, `next()` 的运用技巧。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

尼德兰的喵

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值