浅谈芯片验证中的仿真运行之 timeunit/timeprecision用法《实战篇》续（二）

已于 2022-01-29 13:22:38 修改
阅读量655 收藏
点赞数
分类专栏： 浅析IC仿真中的时空域问题 文章标签： systemverilog
于 2022-01-28 17:29:12 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_16423857/article/details/122730953
版权
本文探讨了芯片验证中仿真运行时timeunit/timeprecision和timescale的设置优先级问题。通过实例分析，揭示了在不同情况下的规则：当在compilation unit中定义了timeunit/timeprecision，该设置优先；若未定义，则timescale指令生效。文章还介绍了在实际应用中如何灵活运用这两个概念。
摘要由CSDN通过智能技术生成

浅谈芯片验证中的仿真运行之 timeunit/timeprecision用法《实战篇》续（一）_那么菜的博客-CSDN博客

在前述一篇文章中，我们从案例中，可以知道如下的空间域下面，在经过timescale 和 timeunit/timeprecision 设置后，整体的时间单位和精度的具体划分如下图所示。但是从这个案例中，我们不妨多想一步：如下图红色圈出的部分，到底是timeunit/timeprecision 和 timescale 谁的设置优先级更高呢？

 

了解本专栏 订阅专栏 解锁全文 超级会员免费看
那么菜
关注
专栏目录
订阅专栏
浅谈芯片验证中的仿真运行之 timeunit/timeprecision用法《实战篇》
那么菜的博客
01-28 774
上篇文章，我们一字一句的分析了语法书的介绍，今天列举一个小例子，这个实际中确实遇到过该问题带来的麻烦，耗费了一番功夫找出原因。今天分享给大家！为大家遇到该问题，快速找出bug定位，提供少许帮助。
浅谈芯片验证中的仿真运行之 timeunit/timeprecision用法《理论篇》
那么菜的博客
01-27 584
【打卡日：2022年1月27日】 概述 前一段时间，稍微浅析一点的总结了一下 timescale、timeformat系统函数在 systernverilog语言中的用法和用途。还有一个关于时间问题的关键字，timeunit & timeprecision 。 今天翻了翻<SystermVerilog_3.1a>第Section 18.10 章节，翻译下来大家看看试试。 摘录于原文（英文翻译能力不好，怕打扰了原意）： 语法格式： timeunit 100ps; time
浅谈芯片验证中的仿真运行之 timeunit/timeprecision用法《实战篇》续（一）
那么菜的博客
01-28 597
在上面的章节讲述中，我们谈到了一个问题点：由于uvm_helloworld.sv 中的定义class , 处于无人管辖的状态，因为它直接听命于$unit这个终极大boss，如果大boss 很忙，而且class 又比较调皮古怪，经常惹出事情来。好了，大boss 考虑：那我空降一个钦差过去！
【system verilog】继续探究IC前端仿真中的“时间”，timescale，timeunit/timeprecision设置
moon9999的博客
05-03 7946
前言 仿真中的时间单位/时间精度设置是保证验证环境稳定高效的重要手段，但是很多场景下却常常被忽视。如果没有设置合理的相对统一的时间单位/时间精度，不仅延时、打印等信息会不准确，多模块/环境协同时也会隐藏难以发现的问题。 因此，继续探究仿真中的时间概念，timescale，timeunit/timeprecision等。 timeunit/timeprecision timeunit/tim...
verilog和modelsim学习
admiraion123的博客
10-14 1455
1，`timescale (time unit)/(time precision)，该语言是用于仿真文件中指定时间单位和时间精度的，时间单位、精度的可以是1、10、100这三种整数，后面的单位可以是s、ms、us、ns、ps、fs，时间精度必须小于等于时间单位。仿真最终的时间计算是nx时间单位，然后按精度四舍五入得到的。需要注意的是同一个仿真工程里，有多个文件使用timescale，精度会按照最小...
[SV2009]SystemVerilog-2009中添加的功能和特性
元直的博客
05-19 3114
SystemVerilog-2009中添加的功能和特性 2005年，Verilog和SystemVerilog有了单独的标准，并与SystemVerilog 2009合并。SystemVerilog 2009中引入了30多个值得注意的新结构和25个以上的系统任务。 本文中我列出了以下在SV-2009中添加的新结构。 一、timeunit and timeprecision(Ch. 3.14.2.2 of LRM) 1.1、在module...
Error (suppressible): (vsim-3009) [TSCALE] - Module 'h2a_tb' does not have a timeunit/timeprecision
emperor_strange的博客
11-28 6411
今天在Modelsim仿真时发生的错误报告，原因是没有按照测试文件的要求写*** timerscale*** 之后在测试文件添加了timerscale就解决了。由于之前是直接使用ISE生成测试文件故在Modelsim编写测试文件时忘记了这个问题。 ...
FPGA学习：timescale简介
01-10 3546
1.timescale的介绍 timescale包含时间单位和时间精度两部分。设定格式为`timescale timeunit / timeprecision timeunit和timeprecision由值1、10、和100以及单位s、ms、us、ns、ps和fs组成。 2.timescale对相对时间的影响 如果设定`timescale 1ns/1ps，#100是相对时间，等价于#1...
UVM验证中“仿真时间”的设置与处理
最新发布
qq_25749155的博客
03-26 1663
对timescale、timeunit、timeprecision以及timeformat的使用、优先级、作用域进行介绍
System Verilog（一）声明的位置
dxz44444的博客
05-27 1058
1.package 定义及从package中导入定义 verilog中，对于变量、线网、task、function的声明必须在module和endmodule之间。如果task被多个module引用呢？verilog用include解决，systemverilog借用VHDL的package解决。 package definitions; parameter VERSION = "1.1"; typedef enum{ADD,SUB,..
System Verilog验证笔记：第三章 过程语句和子程序
qq_41535675的博客
10-15 473
System Verilog验证绿皮书学习笔记，第三章
systemverilog中的时间单位和时间精度
HelloQili的博客
12-01 4073
1. `timescale `timescale是systemverilog/verilog的预编译指令。指定位于该语句后面的time scope (module/program/package/interface等等）的时间单位和时间精度。直到遇到新的`timescale指令或者`resetall指令。 2.timeunit和timeprecision timeunit关键字用于指定当前time scope的时间单位，timepresision用于指定当前time scope的时间精度。他们的作用.
第二章：systemverilog声明的位置
weixin_30468137的博客
03-30 262
1.package 定义及从package中导入定义（***） verilog中，对于变量、线网、task、function的声明必须在module和endmodule之间。如果task被多个module引用呢？ verilog用include解决，systemverilog借用VHDL的package解决。 @1: package可以包含的可综合的结构有： 1.para...
SOC芯片门级仿真失败的原因分析及其解决办法
sunday_893的博客
03-07 1401
由于SOC芯片中不同电路模块工作于不同的时钟频率，即SOC芯片中存在多个时钟域，为了解决多个时钟域之间的通信或数据交互问题，一个解决办法是使用两级同步触发器进行同步，上一级异步触发器输出的信号达到同步一级时，同步一级输出x，但是同步二级输出正常的0或1，x没有向后传播，即实现跨时钟域同步，如果没有两级同步，即没有同步二级，x将向后传播。在门级仿真中，与实际电路一样，仿真工具在检查时序时将同步一级的...
modelSIM编程出现错误代码vlog-66
m0_38037810的博客
12-13 2838
今天用modelSIM编一个EEPROM模型，在夏新宇的《Verilog数字系统设计教程》的16.4节把模型的代码打上了，却出现了一个奇怪的错误，错误代码是vlog-66，这可把我搞得啊问了研二师哥，问了博士师哥，研二师哥过来一块搞，不知怎么的就搞好了，可能是建工程错了，后来又试了几次，没出错了，所以不知道哪错了。查了vlog-66的错误是什么verror vlog-66 # # vlog Me
怎么设置systemverilog类的时间单位（timescale）
XtremeDV
12-26 5047
timeunit和timeprecision是不允许在systemverilog类中直接使用的，那么我们有什么方法可以设置systemverilog类的时间单位和精度呢？ 答案就是讲systemverilog类包起来。 你可以用以下方式设置sv类中的时间精度。 1. 将类定义在program块中，并且在class定义之前，声明timeunit和timeprecision。 `timesca...
modelsim显示 ** Error (suppressible): (vsim-3009) [TSCALE] - Module 'host_sim' does not have a timeunit/timeprecision specification in effect, but other modules do.
06-11
你需要在代码中指定时间单位和时间精度，或者在仿真时使用 -t ps 参数指定时间单位和时间精度。你可以在模块中添加以下代码指定时间单位和时间精度： ``` `timescale 1ns/1ps ``` 这将设置时间单位为1纳秒，时间...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

那么菜

你的鼓励和批评是我最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值