转载来源:http://www.52-ic.com/?p=244
当信号从低压Domain传输到高压Domain时,PMOS管栅极处的较低电压可能会导致栅极不完全关断,从而导致异常的泄漏电流。
因此,当信号在跨电压域传输时,需要加Level shift cell。比如当下图中信号从AON block传输到PD1时,需要加Level shifter。当信号从PD1传输到PD2时,由于PD1是power gating模块,所以需要在PD1和PD2之间加带Isolation 功能的Level shifter cell(ELS:Enable Level shifter
)。
对于数字后端实现而言,我们主要关注的是Level shift cell的power连接
和placement
的要求。
Level shifter是两条row高度的cell,其中含有VDD,VSS和VDDL(VDDH)。VDDL和VDDH是secondary power pin。在画power时,需要将其画成一个额外的power rail,确保每个Level shift cell secondary power pin的正常供电。
Level shift cell的placement主要考虑cell的transition
。所以建议用magnet_placement
(数字后端命令——magnet placement)来实现。同样还需要注意各种电压域跨越时,level shifter cell 的input 和output
需要设置dont_touch,防止工具插buffer。