低功耗实现——常用EDA工具中Multi-VT的实现方法

转载来源：数字集成电路低功耗物理实现技术与UPF——孙轶群

从Synopsys Multi-VT实现过程主要是在逻辑综合（Logic Synthesis）阶段。DC完成Multi-VT的实现，主要是在target_library中找出可以使用的所有逻辑单元，并在满足时序约束的情况下，使用最低leakage power的单元进行实现。
其实现步骤可以如下：

#读入不同VT的逻辑单元作为target library，当DC有充分的选择空间
set_target_library {dbtcbn90lphdbwptc.db dbtcbn90lphdbwphvttc.db
dbtcbn90lphdbwplvttc.db dbtcbn90lphdbwpulvttc.db}
#读入HDL代码
read_verilog design_include.v
#link design
current_design design_top
uniquify
link
#读入约束
source design_constraint.tcl
#其他设置
……
#设置最大漏电电流，该设置必须有，否则优化过程不考虑漏电的优化
set_max_leakage_power 0 mw
#开始编译
compile_ultra

由于综合时，时序信息并不完全准确，特别是setup类的时序。因此可以对setup时序做稍紧一些的约束，使结果进入PR工具后还能够满足时序，如果进入PR后仍然无法满足setup时序，PR工具也可以利用类似的原理进行优化。
如在IC Compiler里，