vcs仿真

首先介绍VCS

VCS：verilog compile simulation
VCS 运行有两种方式，交互模式（interactive model），一种是批处理模式（batch mode）。交互模式带gui跑，调试方便，显示更直观。做回归时候，当只关心case跑完结果情况时，就可以采用批处理模式了。

编译步骤

参考手册，vcs user guide
使用vcs仿真，分以下三个步骤：

1. 编译（compiling the design）：编译rtl code以及环境文件，生成库模型文件
2. 链接（elaboration）：按照设计和验证层次，从库和包中抽取模型，进行链接
3. 仿真（simulating the design）：将链接生成的可执行文件*simv通过EDA工具进行仿真

makefile在验证项目中主要完成以下功能

• 设计及验证环境按照顺序完成编译和链接
• 对在编译中或者运行中需要的文件及对象进行预先处理或者事后处理
• 完成多个测试用例的回归测试，仿真结果