FPGA高端图像处理开发板--＞鲲叔4EV：12G-SDI、4K HDMI2.0、MIPI等接口谁敢与我争锋？

9527华安

已于 2024-04-01 11:32:08 修改

阅读量2.2k

点赞数 24

文章标签： fpga开发图像处理人工智能 FPGA开发板

于 2024-03-30 13:36:40 首次发布

本文链接：https://blog.csdn.net/qq_41667729/article/details/137108837

版权

前言

在CSDN写博客传播FPGA开发经验已经一年多了，帮助了不少人，也得罪了不少人，有的人用我的代码赢得了某些比赛、得到了心仪的offer，也有的人天天骂我，anyway，哪怕只要还能帮助一个即将毕业的学生找到工作，哪怕只要还能帮助一个工程师解决项目开发的燃眉之急，我做的事情还是有意义的，之前，我推出过“鲲叔1号”开发板，感兴趣的同学可以去看之前的博客，博客链接如下：
点击直接前往
今天，我要重磅推出个人高端FPGA图像处理开发板，我将之命名为“鲲叔4EV”；
“鲲叔4EV号”比“鲲叔1号”更为高端，请看后面的详情介绍；

鲲叔4EV----高端FPGA图像处理开发板

鲲叔4EV–个人高端FPGA图像处理开发板，其推出可谓打乱行业现状，恐将被友商群起而攻之，本博客可能被举报限流，请珍惜阅读机会。。。
鲲叔4EV----个人高端FPGA图像处理开发板简介如下：
在这里插入图片描述

核心板描述

在这里插入图片描述
FPGA型号：Xilinx–Zynq UltraScale+–ZU4EV-2sfvc784-i；
内存：PS端挂载4GB DDR4，型号为MT40A512M16LY-075E；PL端挂载1GB DDR4，型号为MT40A256M16LY-083E；
闪存：8GB eMMC FLASH（型号为KLM8G1GETF-B041） + 2片128Mb QSPI FLASH（型号为MX25U12832FZ4I02）；
时钟：一路33.3333MHz晶振提供给PS系统，一路32.768KHZ晶振提供给RTC，PL端时钟由底板提供；

底板描述

目前市面上常见的FPGA开发板板载的图像接口几乎如下：
DVP接口的ov5640、ov7725等，最高只能支持到1080P的HDMI；
这类的开发板价格相对便宜，但只能玩玩儿，没有工程使用价值，难以想象，什么样的不怕死的公司会用ov5640摄像头这样的东西做产品。。。本开发板底板接口如下：
★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★
★★★★★ 2路4 Lane MIPI CSI-DSI 双向接口，可接本博提供的IMX317摄像头；
★★★★★ 1路 HDMI 2.0 输入接口，支持4K@60Hz，直连GTH高速BANK，PS8409A芯片均衡；
★★★★★ 1路 HDMI 2.0 输出接口，支持4K@60Hz，直连GTH高速BANK，DP159芯片驱动；
★★★★★ 1路 12G-SDI输入接口，支持并自适应SD、HD、3G、6G、12G SDI视频输入，LMH1219芯片均衡；
★★★★★ 1路 12G-SDI输出接口，支持并自适应SD、HD、3G、6G、12G SDI视频输出，LMH1218芯片驱动；
★★★★★ 1路 DP 输出接口，支持4K@30Hz，两通道，连接PS端MGT，参考时钟27M；
★★★★★ 1路 M.2 接口，PCIEX1标准，可接M.2的固态硬盘，差分时钟100M；
★★★★★ 1路 USB3.0 接口，连接PS端MGT，支持HOST工作模式，参考时钟26M；
★★★★★ 1路 PS端千兆网口，RGMII模式，PHY型号为RTL8211E；
★★★★★ 1路 PL端千兆网口，RGMII模式，PHY型号为RTL8211E；
★★★★★ 1路 USB-UART 串口，连接PS端，作为Linux系统运行调试；
★★★★★ 1路 TF SD卡接口，可作为Linux系统启动；
★★★★★ 1路 SFP+光口，直连GTH高速BANK；
★★★★★ 2路 CAN/CANFD接口；
★★★★★ 1路音频输入输出接口，芯片型号为TLV320AIC3104；
★★★★★ 引出30 Pin-GPIO用户排针，电源有5V和3.3V；
★★★★★ 1路 JTAG 调试口；
★★★★★ 1颗e2prom芯片，芯片型号为AT24T128，i2c接口读写；
★★★★★ 1颗RTC 实时时钟芯片；
★★★★★ 3颗用户LED闪灯，给高电平灯亮；
★★★★★ 1颗PS端复位按键；
★★★★★ 1颗PL端用户按键，按下电平拉高；
★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★
总体来说，接口相当高端和丰富，全网与之接口相似的FPGA开发板价格没有低于八千人民币的；

配套例程源码描述

配套例程开发是一个陆续的过程，我提供的配套例程都是上板验证的、具有工程项目价值的、性价比超高的例程，低端例程不会提供在这块开发板上；目前计划开发并提供的历程源码如下：
★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★
★★★★★ 高达4K@60Hz的HDMI2.0彩条输出；
★★★★★ 高达4K@60Hz的HDMI2.0输入，转4K@60Hz HDMI2.0输出；
★★★★★ 高达4K@60Hz的HDMI2.0输入，图像缩放，转4K@60Hz HDMI2.0输出；
★★★★★ 高达4K@60Hz的HDMI2.0输入，图像缩放+视频拼接，转4K@60Hz HDMI2.0输出；
★★★★★ 高达4K@60Hz的HDMI2.0输入，转H.265压缩码流网口输出，用VLC播放器播放；
★★★★★ 本地H.265码流视频解压，转高达4K@60Hz的HDMI2.0输出；
★★★★★ MIPI DSI-CSI 视频回环输出，即4K@30Hz彩条–> MIPI DSI–> MIPI CSI；
★★★★★ IMX317摄像头4K@30Hz输入，转4K@30Hz的HDMI2.0输出；
★★★★★ IMX317摄像头4K@30Hz输入，图像缩放，转4K@60Hz HDMI2.0输出；
★★★★★ IMX317摄像头4K@30Hz输入，图像缩放+视频拼接，转4K@60Hz HDMI2.0输出；
★★★★★ 3G、6G、12G SDI视频输入，转3G、6G、12G SDI视频输出；
★★★★★ 3G、6G、12G SDI视频输入，图像缩放，转4K@60Hz的HDMI2.0输出；
★★★★★ 3G、6G、12G SDI视频输入，图像缩放+视频拼接，转4K@60Hz HDMI2.0输出；
★★★★★ 3G、6G、12G SDI视频输入，转H.265压缩码流网口输出，用VLC播放器播放；
★★★★★ 本地H.265码流视频解压，转3G、6G、12G SDI视频输出；
★★★★★ 4K图像缩放，即1080P彩条–>图像缩放到4K–>4K@60Hz的HDMI2.0输出；
★★★★★ 4K视频拼接，即1080P彩条–>图像缩放并多路拼接–>4K@60Hz的HDMI2.0输出；
★★★★★ 千兆网UDP环通例程；
★★★★★ 万兆网UDP环通例程；
★★★★★ 千兆网TCP服务器环通例程；
★★★★★ 千兆网TCP客户端环通例程；
★★★★★ 万兆网TCP客户端环通例程；
★★★★★ 万兆网TCP服务器环通例程；
★★★★★ 不断更新中。。。。。。；
★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★