DDR3 数据传输 （二）

已于 2022-12-30 09:04:32 修改
阅读量1.6k 收藏 11
点赞数 2
分类专栏： FPGA与接口/通信协议 XILINX-VIVADO 常用IP核详解 文章标签： DDR3 MIS VIVADO
于 2021-09-19 15:50:24 首次发布
From Xu_Y_B
本文链接：https://blog.csdn.net/qq_43045275/article/details/120372291
版权
本文详细介绍了DDR3通信接口中的MIS IP核，包括接口概述和各信号的含义，如app_addr、app_cmd、app_en等，强调了正确理解和使用这些接口对于实现DDR3读写操作的重要性。
摘要由CSDN通过智能技术生成

目录

前言

一、接口介绍

1、概述

2、接口及含义说明

参考说明

前言

本文承接上篇文章：DDR3 数据 传输 （一）继续介绍 DDR3 通信接口。本文主要介绍 MIS IP 核相关的接口（非AXI4接口）含义。内容主要参考 XILINX 官方的 IP 文档。链接在文末。废话少说，开始~

建议 PC 端食用~

一、接口介绍

1、概述

 说明：上图取自XILINX官方的IP手册。

            系统时钟（(sys_clk_p 和 sys_cl

了解本专栏 订阅专栏 解锁全文 超级会员免费看
在路上-正出发
关注
  • 2
    点赞
  • 踩
  • 11
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 0
    评论
专栏目录
订阅专栏
DDR3 数据传输 （一）
记录所学，分享知识，结识挚友
09-07 2103
本篇文章就MIG IP核的配置做详细阐述。
DDR3 数据传输 （四）
记录所学，分享知识，结识挚友
01-01 1629
本文介绍 MIG IP 的AXI接口。
Xilinx的DDR3的MIG接口仿真
01-17
写了简单的DDR3的MIG接口仲裁仿真工程，供初学者学习使用
终于完成了JESD79-3F(DDR3)协议中文版
最新发布
LeeAmos1的博客
07-12 281
终于完成了JESD79-3F(DDR3)协议中文版，虽然到了3F的版本，英文文档依然不够严谨，就这样吧，我也无力吐槽了，希望后续能改进吧。
【FPGA】XILINX DDR3的MIG IP核的配置
weixin_47730622的博客
09-04 4001
XILINX DDR3的MIG IP核的配置
DDR3 MIG IP核仿真与学习
qq_40268672的博客
01-03 5214
MIG IP核介绍 在Xilinx系列的FPGA中，为了方便用户对DDR进行读写，官方提供了用于访问DDR的IP核MIG，全称为Memory Interface Generator，具体可参考赛灵思官方文档参考手册：ug586(7 Series Devices Memory Interface Solutions v4.1)。下图是MIG IP核的架构，从图中可以看出，MIG主要有面向用户的端口和面向DDR的端口，用户通过使用MIG能够通过用户端口的信号，来完成对DDR SDRAM的访问，达到简化操作的目的
DDR3 NATIVE接口
NoNoUnknow的博客
03-09 1050
APP和AXI接口有许多相似的地方（握手部分），但是由于和物理芯片直接相关，有更多不一样的地方。addr的计算方式；写命令和写数据到达时间可以各有前后等；
DDR3 数据传输 （三）
记录所学，分享知识，结识挚友
09-20 2433
本文将继续介绍DDR3数据传输过程的读写时序问题。
DDR3 SDRAM数据手册
07-21
还包括写入定位（write leveling）、多功能寄存器（multipurpose register）和输出驱动校准（output driver calibration）等特性，这些特性对于保证高速数据传输和提高信号完整性非常重要。 7. 产品变动和兼容性 ...
XILINX DDR3 VIVADO（三）读模块
weixin_44716774的博客
07-21 743
文章目录三、DDR3 Sdram IP 读时序：1、读命令和读数据总线介绍2、读控制模块框图及波形3.代码 三、DDR3 Sdram IP 读时序： 1、读命令和读数据总线介绍 上节课已经对命令总线做了介绍，由于读命令总线和写命令总线复用一组总 线，因此对命令总线不做过多的介绍，但是我们需要知道 app_cmd==3’b001 代表读命令。 读命令的时序同写命令时序相同，均需要 app_en 和 app_rdy 有效时，对应的app_cmd 和 app_addr 才会被 IP 核接收，如图 1 所示，指令③
ddr3ip核心_DDR3（4）：IP核再封装
weixin_30062561的博客
02-15 942
调取的 DDR3 控制器给用户端预留了接口，用于实现对该 IP 核的控制，我们要做的就是利用这些接口打造合适的 DDR3 控制器。在生成 DDR3 IP 核的界面中，可以找到 User Guide 手册，DDR3 的使用将围绕这个手册来展开。一、接口说明打开 User Guide 第 90 页，可以看到 DDR3 IP 核的接口框图如下所示。可以看到，中间部分就是我们调取的 DDR3 IP 核，它...
DDR 学习4 不用AXI 方式的DDR IP核控制
weiweiliulu的专栏
04-21 570
ddr 400M mig 200M user 200M ddr data_width 64 user data_width256 https://blog.csdn.net/MaoChuangAn/article/details/85268231 https://www.docin.com/p-2111794929.html https://blog.csdn.net/SLAM_ma...
FPGA学习之DDR3读写实验
m0_51466525的博客
01-20 7585
fpga小白的学习之路
每日工作记录——ML605 DDR3使用
moon9999的博客
08-25 3463
ISE版本14.7，开发板型号ML605，芯片XC6VLX240T-1ff1156 1.开发板上的SDRAM型号为SODIMMS MT4JSF6464HY-1G1 容量：512MB row:13 col:10 bank:3(8个) 数据位宽：64bit 容量大小的计算=2^13 * 2^10 * 8(bank) * 64(bit) = 4Gb = 512MB 2.DDR3
DDR3基础详解
热门推荐
Respate
08-07 3万+
DDR3基础详解 最近在IMX6平台下做DDR3的测试接口开发，以前在学习嵌入式时，用的是官方源码，没有做过多的研究。此时需要仔细研究DDR3的引脚与时序，此篇是我在学习DDR3做的归纳与总结，其中有大部分内容是借鉴他人的 博客，大部分博客的链接我已经贴出来了，如果存在版权或知识错误请直接联系我。 PS:本着知识共享的原则，此篇博客可以随意转载，不过请标明出处(虽然大部分内容不是我写的，但是整理也挺累的 _ ！) 一、专有名词索引表 名称缩写 名称含义 名称描述 RAS 行地址选通脉冲 Ro
app发送cmd命令
Lou__chen的博客
01-16 880
首先，要确保你手机是已root的(root使用KingRoot或者别的都行) /* *str为输入要运行的命令 */ private void opencmd(String str) { try { Process su = Runtime.getRuntime().exec("su");//打开为root进程 String cmd = str; cmd = cmd + "\n e
关于DDR3时钟和时钟与数据格式的经典分析
hxs13551803230的博客
08-09 1万+
<时钟篇> 前述：对于DDR3的时钟说明，在做DDR3的存储之前有必要把各个时钟说明白搞明白，下面我讲的是对MIG（Xilinx）的时钟操作使用；   clock period时钟：在例化K7系列的MIG核时，作者通过仿真发现并且很明确的告诉你，这个时钟就是DDR3物理层的DDR3_CLK_P和DDR3_CLK_N的时钟，这个时钟的选择决定了DDR3存入和读取的带宽，一般根据项目的...
DDR3基础和数据读取
qq_50670020的博客
09-22 2351
工作电压（1.5V），240线接口，支持8bit预读取，工作频率在133MHz即可实现总线1066MHz的总线频率。频率从起跳等。芯片封装方式FBGA。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

在路上-正出发

哈哈，多少是个心意

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值