如何开启FPGA中的最基本的SEU检错纠错功能

最新推荐文章于 2024-09-14 17:54:56 发布

BinaryStarXin

最新推荐文章于 2024-09-14 17:54:56 发布

阅读量338

点赞数

分类专栏： FPGA技术汇总分享文章标签： fpga开发 FPGA 检测处理功能

本文链接：https://blog.csdn.net/qq_43416206/article/details/134430459

版权

FPGA技术汇总分享专栏收录该内容

260 篇文章 103 订阅 ¥19.90 ¥99.00

订阅专栏

超级会员免费看

本文介绍了FPGA中的SEU现象及其影响，着重讲解了Xilinx的Soft Error Mitigation Core（SEM IP）如何用于检测和纠正SEU错误。通过在KCU116开发板上设置SEM IP，演示了IP的集成、配置和错误注入功能验证，为FPGA设计提供了一种有效的SEU防护方案。

摘要由CSDN通过智能技术生成

01

什么是SEU现象

由于高能粒子的撞击，器件的存储单元内容有可能受到干扰，甚至出现翻转。这种单个存储单元的翻转现象（原有内容为0的变成1；或者原有为1的变成了0）就称为SEU （Single Event Upset）。

正常情况下，SEU现象不会导致器件的永久性损坏，并且通过重新配置器件即可纠正。但是如果错误位置位于设计的核心区域，或者错误随逻辑构建的功能模块逐级传递出去，均会导致设计异常

02

Xilinx设计的SEM Core

幸运的是，由于SEU现象发生的概率极低，绝大多数普通设计应用并不需要考虑这一问题。但是在航空、航天等高可靠性需求环境下，或者在一些高海拔地区，发生SEU的概率会相应增加。为了及时纠正这种SEU引发功能异常，进一步提高FPGA器件的可靠性，Xilinx开发了Soft Error MitigationCore，简称SEM IP。

FPGA内部的存储单元主要分为4大类：Configuration RAM （CRAM）, Block RAM (BRAM), Distributed RAM (DRAM) 以及Flip-Flops(FF)。CRAM用于存储FPGA的配置数据，也是占比最大的存储单元模块。剩下三种的占比依次减少&