超级会员免费看
本文详细介绍了在FPGA设计中如何利用VHDL进行累加器的代码风格优化，包括不同类型的加法器结构（级联与加法树）、位宽自动扩展功能以及各种应用场景，如并行加法、求平均数、绝对值计算等。通过实例展示了如何减少资源消耗并提高性能。此外，还讨论了VHDL-2008的新特性，如操作符重定义和缓冲输出类型的变化。最后，提出了不同累加器实现方案的比较，以指导设计选择。
如VHDL代码3-43所示。代码第3行表明需要使用定点包fixed_pkg，这样才能使用ufixed（无符号定点数）和sfixed（有符号定点数）。代码第7行定义了输入数据整数部分的位宽为4，第8行定义了其小数部分的位宽4，代码第12行确定了输出和的整数部分的位宽为5，小数部分位宽为4。
VHDL代码3-43
进行电路设计时，我们可以充分利用ufixed和sfixed数据类型在执行加/减运算时的位宽自动扩展以防止溢出的功能。以VHDL代码3-44为例，将4个定点数相加。这4个定点数均为ufixed（3 downto-2）。若采用代码第4行的描述方式，则是加法器级联，从输入到输出位宽会增加3位，如图3-42所示。若采用代码第5行的描述方式，则是加法树结构，从输入到输出位宽会增加2位，如图3-43所示。但两者相比，加法器级联结构会消耗18个LUT，而加法树结构会消耗19个LUT。
VHDL代码3-44
订阅专栏 解锁全文
扫一扫
1122
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
