UART协议驱动设计

本文详细介绍了UART协议的驱动设计,包括起始位、数据位、校验位和停止位的定义,以及发送器和接收器的工作原理。在FPGA实现中,使用了带有缓冲器的FIFO,确保数据的稳定传输。发送器和接收器的控制逻辑遵循UART协议进行数据发送和接收,并进行了帧检测和校验。此外,还提到了FPGA设计的模块结构和信号说明。
摘要由CSDN通过智能技术生成

UART协议驱动设计

  1. 在不通信时,发送高电平。
  2. 发送信息时,应该首先发送起始位(1bit、低电平)。可以理解为告诉接收方,应该接收信息了。
  3. 发送数据位,由于是串行通信,规定从低位开始发,最后到高位(协议规定信息位可以为 4、 5、 6、 7、 8)。
  4. 校验位(1bit)。可以采用奇校验、偶校验、直接发 1、直接发 0、不发等 5 种情况。
  5. 停止位(1bit、 1.5bit、 2bit。高电平)。
  6. 空闲位(1bit,高电平)
    在这里插入图片描述
    1bit 的时间宽度为多少呢?
    1 秒钟除以波特率就是 1bit 的时间宽度。
    校验位:奇校验是要求发送的数据位和校验位中 1 的个数为奇数个;偶校验是要求发送的数据位和校验位中 1 的个数为偶数个。

发送器设计原理:发送器中加入缓冲器。即上游模块把想要发送的数据写入到发送器中的 FIFO 里,发送器的控制逻辑检测到 FIFO 中有数据时,就读出来进

评论 2
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

傻童:CPU

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付:¥1
获取中
扫码支付

您的余额不足,请更换扫码支付或充值

打赏作者

实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值