vivado时钟约束之set_multicycle_path

于 2024-05-10 11:16:47 发布
阅读量344 收藏 5
点赞数 2
文章标签： fpga开发
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_45656246/article/details/138657287
版权

一、同频时钟

        对于同频率的多周期电路约束，不需要用-start和-end，先设置setup的周期数，假设setup周期数是X，那么如果想要check最worst的hold情况，就要把hold的周期数设为X-1，即：

set_multicycle_path X   -setup  -from CLK1 -to CLK2
set_multicycle_path X-1 -hold   -from CLK1 -to CLK2

二、慢时钟到快时钟

        对于慢时钟到快时钟，如果多周期是针对快时钟的，对于setup可以加-end也可以不加，假设setup周期数是X，而对于hold如果想check沿对齐的情况，必须加-end选项，周期数为X-1。

 

set_multicycle_path X   -setup  -end   -from CLK1 -to CLK2
set_multicycle_path X-1 -hold   -end   -from CLK1 -to CLK2

三、快时钟到慢时钟

        对于从快时钟到慢时钟，如果多周期是针对快时钟的，对于hold可以加-start也可以不加，但是对于setup周期数一定要加-start。

set_multicycle_path X   -setup  -start   -from CLK1 -to CLK2
set_multicycle_path X-1 -hold   -start   -from CLK1 -to CLK2

 

太爱学习了
关注
Watch.rar_vivado_vivado 开发_vivado 时钟_vivado时钟_watch
07-15
在Vivado中，开发者需要通过UCF（User Constraint File）或XDC（Xilinx Design Constraints）文件来指定时钟源、时钟约束以及时钟域之间的同步规则。这一步对于确保设计的正确性和可靠性至关重要。 6. **设计流程*...
VIVADO时序约束之时序例外(set_multicycle_path)
aaaaaaaa585的博客
11-15 3233
VIVADO时序约束之时序例外(set_multicycle_path)
vivado路径最大时钟约束_vivado多时钟周期约束set_multicycle_path使用
weixin_32512451的博客
02-04 1184
Vivado下set_multicycle_path的使用说明vivado下多周期路径约束(set_multicycle_path)的使用，set_multicycle_path一般在如下情况下使用，源时钟和目的时钟来自同一个MMCM、PLL等同一个IP核，或者源时钟和目的时钟是同一个时钟。只要两个时钟间可进行静态时序分析就可以。在这种情况下，即使不加set_multicycle_path的约束，...
vivado时序方法检查7
cckkppll的博客
12-08 216
vivado时序方法检查7
vivado 快速到慢速时钟之间的多循环
cckkppll的博客
12-27 470
vivado 快速到慢速时钟之间的多循环
Vivado使用技巧（19）：多周期路径
bleauchat的博客
02-20 5287
多周期路径 Multicycle Paths 默认情况下，vivado时序引擎是按照单周期关系分析数据关系的，即数据在发起沿发送，在捕获被捕获，发起沿和捕获沿相差一个周期；但是很多情况是，数据路径逻辑较为复杂，导致延时较大，使得数据无法在一个时钟周期内稳定下来， 或者数据可以在一个时钟周期内稳定下来，但是在数据发送几个周期之后才使用；在这些情况中，设计者的意图都是使数据的有效期从发起沿为起始直至...
vivado常用综合属性.zip_vivado_vivado 约束_vivado约束_常用属性_常用综合属性
09-15
"vivado_vivado约束_vivado约束"标签强调了Vivado设计流程中的约束管理。这些约束可以包括时钟定义（如`set_clock_groups`用于定义同步时钟域）、时序约束（如`set_max_delay`和`set_min_delay`来设定最大和最小路径...
Vivado_2037.zip_15.4_2037 vivado_vivado 2037_vivado licenses2037
07-15
vivado 2015.4 lisence
vivado-boards-master_Zynq_ZedBoard_Vivado_vivadoboard_zynq_
09-30
标题中的“vivado-boards-master_Zynq_ZedBoard_Vivado_vivadoboard_zynq_”暗示了这个压缩包与Xilinx公司的Vivado工具、Zynq系列FPGA以及ZedBoard开发板相关。Vivado是一款综合性的硬件描述语言（HDL）开发环境，...
AR71948_vivado_2018_3_preliminary_rev1.zip
04-17
AR71948_vivado_2018_3_preliminary_rev1.zip是一个针对Xilinx Vivado 2018.3版本的特定补丁，主要解决了一个问题，即microblaze程序无法被正确地嵌入到BIT文件（配置文件）中。这个补丁是为了解决开发过程中遇到的...
（FPGA时序约束）set_multicycle_path详解
最新发布
chengding0389的博客
04-19 2175
和set_max_delay/set_min_delay一样属于时序例外的一种。时序例外在之前的文章中讲过，如果不去约束的话，可能会造成时序资源的浪费，不因该分析的分析了，不应该优化的优化了，不应该这么严格去分析的也这么严格的去分析了，跑这样的程序浪费电脑资源，同样也会增加运行时间。时序例外有几种：（1）set_false_path：直接设置不分析（2）set_max_delay/set_min_delay：直接覆盖默认requirement。
静态时序分析—多周期路径（set_multicycle_path）
m0_61544122的博客
06-23 1745
set_muticycle_path常用情景
Verilog十大基本功9 (Multicycle Paths)
热门推荐
时间的诗
01-07 2万+
来自：http://blog.chinaaet.com/coyoo/p/31979 概述        Multicycle paths即多周期路径，指的是两个寄存器之间数据要经过多个时钟才能稳定的路径，一般出现于组合逻辑较大的那些路径。在实际工程中，除了乘除法器等少数比较特殊的电路，一般应该尽量避免采用多周期路径电路。即使有所使用，也应该通过约束在综合工具中指出该路径，使得综合工具在计算Fm...
set_multicycle_path相关
山音水月
08-30 4839
文章目录set_multicycle_path命令setup/hold relationship释义关键源时钟和目的时钟是同一时钟源时钟和目的时钟存在相移慢时钟域到快时钟域快时钟域到慢时钟域使用总结博文链接 set_multicycle_path命令 setup/hold relationship释义 关键 set_multicycle_path命令中，建立时间的默认值为1，保持时间的默认...
关于多周期约束Multi-Cycle的分析
m0_69043243的博客
10-31 1093
现在存在4种可能的时序检查，如上图种setup_1、setup_2、setup_3和setup_4，不难发现4个检查最严格的是setup_4，launch_edge时钟沿在CLK_FF1 时钟15处，capture_edge时钟沿在CLK_FF2时钟5处。同样，有4种可能的hold检查，上图画处最为严格的hold检查。由于setup检查的capture_edge向右移动了3个clock周期，hold检查的capture_edge同样向右移动了3个capture时钟周期。
sdc中set_multicycle_path的解释
cy413026的博客
07-07 1276
seup or hold和start or end时钟的对应关系如下版权声明：本文为CSDN博主「进击的芯片」的原创文章，遵循CC 4.0 BY-SA版权协议，转载请附上原文出处链接及本声明。原文链接：https://blog.csdn.net/zyn1347806/article/details/97659093。
set_multicycle_path
花信风的博客
09-27 9180
set_multicycle_path的语法： 缺省情况下：setup path对应的计算起点是目的时钟，向前（从左到右）移动，可以用-start改称源时钟。 ----- 对应的：hold path对应的计算起点是源时钟，向后（从右到左），可以用-end改成目的时钟。 在同一时钟域下，选择-end和-start没有啥作用。 约束前 约束后： setup check第二个capture沿，hold check自动移到第一个capture沿。默认情况下hold自动在setup的前一个周期。 设置命令
关于vivado之中set_multicycle_path时钟约束设计的问题
weixin_43048906的博客
07-26 763
https://blog.csdn.net/lipf207/article/details/83012898
vivado时序约束问题中的一些概念和总结方法（不断更新和补充）
nature_forest的博客
10-21 1万+
参考链接1：https://forums.xilinx.com/t5/Vivado/vivado-%E4%B8%AD%E6%97%B6%E5%BA%8F%E9%97%AE%E9%A2%98/m-p/977551 请问intra-clock path 和inter-clock paths两个的区别是什么？分别针对的是什么类型的时序不满足？ 下图是其中一条不满足的时序，请问如何定位解决？步骤是怎样...
set_multicycle_path的用法
05-27
set_multicycle_path命令用于设置时序约束中的多周期路径。在多周期设计中，某些信号不仅可以在一个时钟周期内到达目的地，而且可能需要多个时钟周期。在这种情况下，就需要使用set_multicycle_path命令来设置多周期路径的时序约束。 set_multicycle_path命令的语法格式如下： ``` set_multicycle_path -setup|-hold|-recrem <value> [-from <start_point>] [-to <end_point>] [-rise|-fall] [-through <through_point>] [-end [<max_paths>]] [-start [<max_paths>]] [-name <path_name>] [-setup_rising|-setup_falling|-hold_rising|-hold_falling] ``` 其中，选项说明如下： - -setup: 设置多周期路径的setup时序约束。 - -hold: 设置多周期路径的hold时序约束。 - -recrem: 设置多周期路径的recovery/removal时序约束。 - <value>: 多周期路径的时序约束值。 - -from <start_point>: 指定多周期路径的起始点。 - -to <end_point>: 指定多周期路径的结束点。 - -rise|-fall: 指定多周期路径的信号变化类型。 - -through <through_point>: 指定多周期路径的中间点。 - -end [<max_paths>]: 限制最大终止点数。 - -start [<max_paths>]: 限制最大起始点数。 - -name <path_name>: 设置多周期路径的名称。 - -setup_rising|-setup_falling|-hold_rising|-hold_falling: 指定时序约束的时钟边沿类型。 需要注意的是，set_multicycle_path命令设置的多周期路径时序约束会在后续的时序分析中起作用，因此在设计中合理使用set_multicycle_path命令非常重要，能够有效提高设计的时序性能。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值