vivado时钟约束之set_multicycle_path

最新推荐文章于 2024-09-03 18:05:41 发布
最新推荐文章于 2024-09-03 18:05:41 发布
阅读量408 收藏 5
点赞数 2
文章标签： fpga开发
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_45656246/article/details/138657287
版权

一、同频时钟

        对于同频率的多周期电路约束，不需要用-start和-end，先设置setup的周期数，假设setup周期数是X，那么如果想要check最worst的hold情况，就要把hold的周期数设为X-1，即：

set_multicycle_path X   -setup  -from CLK1 -to CLK2
set_multicycle_path X-1 -hold   -from CLK1 -to CLK2

二、慢时钟到快时钟

        对于慢时钟到快时钟，如果多周期是针对快时钟的，对于setup可以加-end也可以不加，假设setup周期数是X，而对于hold如果想check沿对齐的情况，必须加-end选项，周期数为X-1。

 

set_multicycle_path X   -setup  -end   -from CLK1 -to CLK2
set_multicycle_path X-1 -hold   -end   -from CLK1 -to CLK2

三、快时钟到慢时钟

        对于从快时钟到慢时钟，如果多周期是针对快时钟的，对于hold可以加-start也可以不加，但是对于setup周期数一定要加-start。

set_multicycle_path X   -setup  -start   -from CLK1 -to CLK2
set_multicycle_path X-1 -hold   -start   -from CLK1 -to CLK2

 

Vivado常用的时序约束方法
wangjie36的博客
03-04 373
因此，模块内部的延迟可以小很多。这些命令包含了对时钟的约束create_clock和对I/O的约束set_input_delay /set_output_delay,以及一些时序例外set_false_path。如果我们在两个时钟间的至少一个路径上使用了set_max_delay，那么就不能在相同的时钟之间使用set_clock_groups约束，而且set_false_path约束仅用于两个时钟之间的其它路径上。如图所示，没有约束PLL输出时钟，但是最后的时序分析报告中仍然有显示PLL输出时钟的频率。
静态时序分析—多周期路径（set_multicycle_path）
m0_61544122的博客
06-23 2134
set_muticycle_path常用情景
（FPGA时序约束）set_multicycle_path详解
chengding0389的博客
04-19 2982
和set_max_delay/set_min_delay一样属于时序例外的一种。时序例外在之前的文章中讲过，如果不去约束的话，可能会造成时序资源的浪费，不因该分析的分析了，不应该优化的优化了，不应该这么严格去分析的也这么严格的去分析了，跑这样的程序浪费电脑资源，同样也会增加运行时间。时序例外有几种：（1）set_false_path：直接设置不分析（2）set_max_delay/set_min_delay：直接覆盖默认requirement。
vivado路径最大时钟约束_vivado多时钟周期约束set_multicycle_path使用
weixin_32512451的博客
02-04 1336
Vivado下set_multicycle_path的使用说明vivado下多周期路径约束(set_multicycle_path)的使用，set_multicycle_path一般在如下情况下使用，源时钟和目的时钟来自同一个MMCM、PLL等同一个IP核，或者源时钟和目的时钟是同一个时钟。只要两个时钟间可进行静态时序分析就可以。在这种情况下，即使不加set_multicycle_path的约束，...
VIVADO时序约束之时序例外(set_multicycle_path)
aaaaaaaa585的博客
11-15 3817
VIVADO时序约束之时序例外(set_multicycle_path)
关于vivado之中set_multicycle_path时钟约束设计的问题
weixin_43048906的博客
07-26 796
https://blog.csdn.net/lipf207/article/details/83012898
Vivado使用技巧（19）：多周期路径
bleauchat的博客
02-20 5635
多周期路径 Multicycle Paths 默认情况下，vivado时序引擎是按照单周期关系分析数据关系的，即数据在发起沿发送，在捕获被捕获，发起沿和捕获沿相差一个周期；但是很多情况是，数据路径逻辑较为复杂，导致延时较大，使得数据无法在一个时钟周期内稳定下来， 或者数据可以在一个时钟周期内稳定下来，但是在数据发送几个周期之后才使用；在这些情况中，设计者的意图都是使数据的有效期从发起沿为起始直至...
深入讲解set_multicycle_path多周期约束---实战篇
weixin_44109405的博客
02-01 3988
设计一个FIFO并且在VIVADO中进行时序约束和时序分析。 1. demo背景 设计一个异步的FIFO； 2. FIFO时钟的周期约束 3.用VIVADO时序分析工具分析多周期约束
Vivado中约束脚本使用汇总
06-25
set_multicycle_path 脚本用于约束设计中的多周期路径，例如 set_multicycle_path -from [get_ports in_port] -to [get_ports out_port] -setup 2 命令用于将 in_port 和 out_port 之间的路径设置为多周期路径。...
vivado 时序约束
热门推荐
weiweiliulu的专栏
06-17 1万+
XDC的基本语法可以分为时钟约束、IO约束以及时序例外约束，对一个设计进行约束的先后顺序也可以按照这三类约束依次进行。 时钟约束 时钟约束必须最早创建，端口进来的主时钟以及GT的输出RXCLK/TXCLK都必须由用户使用create_clock自主创建。如果是差分输入的时钟，可以仅在差分对的P侧用get_ports获取端口，并使用create_clock创建。 create_clock...
set_multicycle_path 多周期约束
weixin_45912567的博客
09-20 3005
一、时序引擎是如何进行建立时间和保持时间分析的 setup检查 时序引擎会找出发起时钟和捕获时钟的最小公共周期，然后在最小公共周期内找到所有发起时钟沿和捕获时钟沿的所有可能情况，并在所有情况中挑选出最严苛的情况确定launch edge 和capture edge. hold time检查 保持时间要求是以建立时间要求为基准的。 有两种保持时间发起沿和捕获沿确定方法： a.当前建立时间发起沿产生的数据不能被当前建立时间捕获沿的前一个时钟沿捕获； b.当前建立时间发起沿的下一个有效沿产生的数据不能被当
时序约束的多周期约束（set_multicycle_path）的使用场景
weixin_41230430的博客
09-03 431
在Vivado中，时序约束的多周期约束（set_multicycle_path）的使用场景主要涉及到那些数据从起点到达终点的时间需要超过一个时钟周期以上的特殊逻辑路径。这些场景通常是由于路径上的逻辑复杂或数据传输需求导致的。
set_multicycle_path相关
山音水月
08-30 5009
文章目录set_multicycle_path命令setup/hold relationship释义关键源时钟和目的时钟是同一时钟源时钟和目的时钟存在相移慢时钟域到快时钟域快时钟域到慢时钟域使用总结博文链接 set_multicycle_path命令 setup/hold relationship释义 关键 set_multicycle_path命令中，建立时间的默认值为1，保持时间的默认...
vivado 快速到慢速时钟之间的多循环
cckkppll的博客
12-27 537
vivado 快速到慢速时钟之间的多循环
关于多周期约束Multi-Cycle的分析
m0_69043243的博客
10-31 1463
现在存在4种可能的时序检查，如上图种setup_1、setup_2、setup_3和setup_4，不难发现4个检查最严格的是setup_4，launch_edge时钟沿在CLK_FF1 时钟15处，capture_edge时钟沿在CLK_FF2时钟5处。同样，有4种可能的hold检查，上图画处最为严格的hold检查。由于setup检查的capture_edge向右移动了3个clock周期，hold检查的capture_edge同样向右移动了3个capture时钟周期。
SDC命令详解：使用set_multicycle_path命令进行约束
前进，才知道自己的渺小
03-10 3681
SDC命令详解本章将继续上章的步伐，讨论第二个点到点时序时序例外命令set_multicycle_path，它能改变默认的单周期时序路径分析模式，这会影响时序路径的建立/保持时间的检查方式。它是一种点到点时序例外命令，其他的点到点时序例外命令还有set_fasle_path、set_max_delay、set_min_delay、set_path_margin。如果想要移除多周期时序路径，使用reset_path命令或-reset_path选项。
sdc中set_multicycle_path的解释
cy413026的博客
07-07 1658
seup or hold和start or end时钟的对应关系如下版权声明：本文为CSDN博主「进击的芯片」的原创文章，遵循CC 4.0 BY-SA版权协议，转载请附上原文出处链接及本声明。原文链接：https://blog.csdn.net/zyn1347806/article/details/97659093。
vivado时序约束问题中的一些概念和总结方法（不断更新和补充）
nature_forest的博客
10-21 1万+
参考链接1：https://forums.xilinx.com/t5/Vivado/vivado-%E4%B8%AD%E6%97%B6%E5%BA%8F%E9%97%AE%E9%A2%98/m-p/977551 请问intra-clock path 和inter-clock paths两个的区别是什么？分别针对的是什么类型的时序不满足？ 下图是其中一条不满足的时序，请问如何定位解决？步骤是怎样...
vivado时序约束 set muiticycle path
最新发布
12-08
在Vivado设计工具中，`set_multicycle_path`命令用于设置多周期路径约束，这是针对那些在实际应用中可能会经历延迟的情况。当一个信号需要从一个模块经过多个级联或延迟丰富的路径传输到另一个模块时，这可能是必要的。`multicycle`约束允许你指定在多少个时钟周期内接收端可以接受延迟的数据。 这个命令的基本语法通常是： ```bash set_multicycle_path -from [source_pin] -to [destination_pin] [-clock [clock_port]] [-max_delay [max_number_of_cycles]] ``` 这里的参数含义： - `from`: 源端口或网段。 - `to`: 目标端口或网段。 - `-clock`: 可选，如果路径涉及多个时钟域，你需要指定哪个时钟作为参考。 - `-max_delay`: 最大容许的延迟周期数。 例如，如果你有一个信号A从模块A传送到模块B，并且你知道最多可能有3个时钟周期的延迟，你可以这样设置约束： ```bash set_multicycle_path -from A_out -to B_in -max_delay 3 ```
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值