锁存器、触发器

D锁存器

假如控制信号下降沿有效。下降沿时，输出锁存输入的电平，随后的低电平里，输出电平被锁存，不改变状态；控制信号上升沿来临时，输出电平被释放，其后的高电平，输出电平随输入电平的变化而变化。结论：控制信号有效跳边沿及其后的高电平（上升沿有效时），输出电平被锁存。
D锁存器时序图

D锁存器的参数有传输延迟时间、建立时间、保持时间、脉冲宽度。

D触发器

假如控制信号上升沿有效。上升沿时，输出锁存输入的电平（主锁存器锁存），其后的高电平、下降沿（从锁存器锁存）、低电平，输出电平仍被锁存，不随输入电平的变化而变化。结论：控制信号有效跳变沿来临后，输出电平被锁存。
D触发器时序图

D触发器的参数有传输延迟时间、建立时间、保持时间、脉冲宽度，最高时钟频率。