数字逻辑-时序逻辑电路一

最新推荐文章于 2024-08-30 08:45:00 发布

沐雨先生

最新推荐文章于 2024-08-30 08:45:00 发布

阅读量3.1k

点赞数 7

分类专栏： LNU数字逻辑实验文章标签：数字逻辑

版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。

本文链接：https://blog.csdn.net/qq_55376781/article/details/136672763

版权

本文介绍了实验的目的，包括熟悉触发器逻辑、集成D和JK触发器应用，以及如何用74LS74和74LS73构建二分频器、四分频器和同步十进制加法计数器。通过时序图分析和逻辑分析仪的使用验证设计的正确性。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

一、实验目的

（1）熟悉触发器的逻辑功能及特性。

（2）掌握集成D和JK触发器的应用。

（3）掌握时序逻辑电路的分析和设计方法。

二、实验仪器及材料

在这里插入图片描述

三、实验内容及步骤

1、用D触发器（74LS74）组成二分频器、四分频器

74LS74是双D触发器（上升沿触发的D触发器），其管脚图和功能表如下：
在这里插入图片描述

（1）用一个D触发器组成二分频器

①电路图

在这里插入图片描述

②二分频器时序图(如上图)

用逻辑分析仪观察时钟信号（CLK）和二分频输出（Q）的时序图（逻辑分析仪用法见后附注意事项）
在这里插入图片描述
Q的周期是CLK的二倍，Q的频率是CLK的 $\frac12$

最低0.47元/天解锁文章

评论

被折叠的条评论为什么被折叠?

到【灌水乐园】发言

查看更多评论

添加红包

成就一亿技术人!

hope_wisdom

发出的红包

打赏作者

沐雨先生 如果真的帮助到你了再打赏

¥1 ¥2 ¥4 ¥6 ¥10 ¥20

扫码支付：¥1

获取中

扫码支付

您的余额不足，请更换扫码支付或充值

实付元

使用余额支付

点击重新获取

扫码支付

钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。