Verilog之参数传递实现条件编译

最新推荐文章于 2023-07-18 21:12:41 发布
最新推荐文章于 2023-07-18 21:12:41 发布
阅读量1.7k 收藏 7
点赞数 2
分类专栏： FPGA 文章标签： Verilog parameter 条件编译 模块设计 IP核
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qsczxcedczx/article/details/120649978
版权

熟悉Verilog语法的同学都知道在模块设计的时候可以通过parameter来实现参数化设计，这对于位宽等参数实现模块调用时可配置非常方便，不用改模块内部。某些时候我们希望模块内部的两个段落也可以通过parameter参数化实现条件编译，语法如下：
在这里插入图片描述
如上图，SCALER_IP 0是一个段落，SCALER_IP 1是一个段落；scaler是调用的IP，由于IP有多种固定设置（不想通过寄存器动态设置），因此可以在调用这个模块时通过parameter传参实现调用不同IP的功能，不用写多个模块了。

向前行
关注
专栏目录
Verilog条件编译实现——FPGA设计
学习使你进步。
07-16 307
Verilog语言的条件编译（Conditional Compilation）机制可以实现依据不同的条件选择性地编译代码，为FPGA定制化设计提供了很大的便利。在这个例子中，我们使用了参数化模块的技术来定义了一个模块，同时针对调试时的需要，在模块中加入了一个always组合逻辑，以便打印调试信息。Verilog条件编译机制在FPGA设计中的应用非常广泛，它可以帮助开发者在保持可读性和可维护性的基础上，高效地实现针对不同场景的定制化FPGA设计。若此宏已经被定义，则编译 code block 代码块。
Verilog 预编译
c17611255160的博客
08-11 1098
Verilog 预编译 Verilog 语言支持宏定义（`define），参数 parameter，局域参数（localparam)以及`include等内容。这些数据常量的支持极大方便数字系统设计、仿真与验证。这些参数是预编译的。 预编译 所谓预编译就是在系统编译之前，将定义的宏常量，参数等先对系统文件扫描一边，将文件中引用的宏和参数以实际值替代，对`include 文件的引用，将实际文件复制到对应位置，然后才对系统进行编译，这一点和具有编译运行的软件编译处理是一致的，如C语言，C++语言等..
verilog中define、parameter、localparam的区别
weixin_34220179的博客
12-13 3982
Verilog代码可移植性设计 1. 参数定义 localparam，实例代码如下： module tm1( clk,rst_n, pout ); input clk; input rst_n; output[M:0] pout; localparam N = 4; l...
Verilog例化时的参数传递
xmind
06-22 3393
【原文】http://www.fpganotes.com/post/32/ 类似VHDL的Generic语句，Verilog也可以在例化时传递参数例子见http://sutherland-hdl.com/online_verilog_ref_guide/vlog_ref_top.html#8.0%20Module%20Instances传递的参数是子模块中定义的parameter。传递的方法：1...
Verilog 条件编译
adolphwang_909086的博客
05-07 519
该操作可以在设计文件和测试文件中使用 语法规则： // Style #1: Only single `ifdef `ifdef <FLAG> // Statements `endif // Style #2: `ifdef with `else part `ifdef <FLAG> // Statements `else // Statements `endif // Style #3: `ifdef with additional ifdefs .
verilog中的参数传递
jiangla2577的博客
07-29 1万+
 参数预定义的方法 module name#(parameter parameter1=12, parameter2=80) ( input clk, input rst_n, output reg port_name ); 参数传递的方法 name #( parameter1, parameter2) name_inst ( .clk(clk) , // input cl...
Verilog模块的参数传递
Dark_Knight001
11-12 3775
verilog模块参数传递
qq_42322644的博客
03-04 1491
底层模块编写： module moudleName #(parameter p1 = 8, parameter p2 = 4)( input wire [p1-1:0] a, input wire [p1-1:0] b, output wire [p2:0] c ); endmodule 例化： moudleName#( .p1 ( 2 ) .p2 ( 2 ) )u_moudleName( .a (
Verilog语法之参数传递
Paul_Yu_Zhang的博客
03-30 1万+
用parameter来定义一个标志符代表一个常量，称作符号常量，他可以提高程序的可读性和可维护性。 parameter是参数型数据的关键字，在每一个赋值语句的右边都必须是一个常数表达式。即该表达式只能包含数字或先前已经定义的参数。 parameter msb=7; //定义参数msb=7 parameter r=5.7; ...
verilog模块间传递参数
zbz_coder的专栏
03-09 1万+
在verilog模块化设计中，有时候需要在顶层对底层定义的参数做修改，这就涉及到一个参数在模块间传递的问题，一般方法有2种。 假设： 顶层模块定义： mod_top(rst,clk,data); 底层模块定义： mod(rst,clk,data); 底层参数定义： parameter FREQ = 1000; 模块例化名： U1 目的： 通过顶层传递一个新的参数给底层来改变FRE
基于verilog的CNN卷积神经网络实现，平台ISE，提供coe格式的权值参数-源码
09-30
本项目基于Verilog实现了CNN模型，并在Xilinx的集成开发环境ISE（Integrated Software Environment）中进行编译和仿真。 首先，我们要理解Verilog在CNN硬件实现中的作用。Verilog允许开发者用代码描述数字电路的...
Verilog的条件编译实现方式——FPGA
最新发布
2301_78484069的博客
07-18 456
条件编译是FPGA设计中非常重要的一个功能，可以帮助工程师灵活地控制设计的行为，使得设计更加高效、可维护。本文介绍了Verilog中两种实现条件编译的方式：参数化条件编译和宏定义条件编译。在Verilog代码中，使用条件编译可以根据不同的条件选择性地编译代码。在FPGA设计中，这种功能是非常重要的，因为它可以帮助工程师灵活地控制设计的行为，使得设计更加高效、可维护。Verilog中的条件编译分为两种：参数化条件编译和宏定义条件编译。则是指定了一个条件，如果没有定义该条件，则代码块被编译。
Verilog中的条件编译语句 `ifdef、`else、`endif 等
Reborn Lee
05-27 6963
今天在参考大佬的RS232 Receiver的时候，用到了`ifdef指令，我虽知道它是条件编译指令，但是内容已经忘了差不多了，也不敢胡乱猜测。今天趁此机会总结一下： 一般情况下，Verilog HDL源程序中所有的行都参加编译。但是有时候希望对其中的一部份内容只有在条件满足的时候才进行编译，也就是对一部分内容指定编译的条件，这就是“条件编译”。有时，希望当满足条件时对一组语句进行编译，当条件不...
Verilog 参数
luoai_2666的博客
04-23 2476
概述 `define：作用 -> 定义常量可以跨模块、跨文件 范围 -> 整个工程 parameter：作用 -> 常用于模块间参数传递; 范围 -> 本module内 localparam 作用 -> 常用于状态机的参数定义; 范围 -> 本module内有效，不可用于参数传递; localparam cannot be used within the module port parameter list. 用法 概念：可以跨模块的定义，写在模块名称上面，在整个.
systemverilog中的参数传递——ref、input、output
qq_37960317的博客
04-09 4862
systemverilog中的参数传递——ref、input、output1 静态数组作为参数1.1 input1.2 output1.3 ref2 动态数组或队列作为参数3 类作为参数4 原文链接 1 静态数组作为参数 sv中的静态数组、动态数组、队列都是用一块内存存放，而他们的名字作为该内存的地址，这点和c一致，但sv中没有指针的概念。 传递这种大片内存的值一般只有两种规则： 1.地址传递，函数内部修改可以改变函数调用的值。 2.值传递，将整片空间复制一份，函数内部修改不会改变函数调用的值。 但是，sv
Verilog实例化时的参数传递
热门推荐
weiweiliulu的专栏
04-19 2万+
类似VHDL的Generic语句，Verilog也可以在例化时传递参数 例子见http://sutherland-hdl.com/online_verilog_ref_guide/vlog_ref_top.html#8.0%20Module%20Instances 传递的参数是子模块中定义的parameter。 传递的方法： 1、module_name #( parameter
verilog代码动态传递参数，类似于define
abbott715的博客
03-26 1094
$test$plusargs和$value$plusargs $test$plusargs和$value$plusargs作为进行Verilog和SystemVerilog仿真运行时调用的系统函数，可以在仿真命令直接进行赋值，并且不局限于不同仿真器对于参数在仿真命令中定义格式不同的...
Verilog例化时传递参数，例化格式
qq_44852799的博客
10-26 572
例化时传递参数，例化格式
Verilog实例化时的参数传递--即#的用法和defparam的用法
weixin_43950612的博客
03-17 6649
Verilog实例化时的参数传递–即#的用法和defparam的用法 一、#号用于延时 众所周知，在很多情况下，我们使用#时，是用于时序仿真中的延时，具体用法如下： #是延迟的意思，#号后面数字是延迟的数量，延迟的单位由timescale控制，比如在Testbench开头声明有**‘timescale 1ns/1ps**，他的意思就是时间单位为1ns，精度是1ps 那么，#10.5 就是延迟10....
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值