- 参考V5 DDR IP核生成的过程
Xilinx FPGA内DDR II IP生成指南 https://wenku.baidu.com/view/b852fb07c5da50e2524d7f1b.html
DDR2调试记录https://wenku.baidu.com/view/ded831fc7c1cfad6195fa73e.html
Sparten6生成IP http://www.360doc.com/content/16/0511/17/33230077_558278334.shtml
主要注意事项:位宽、突发长度、芯片型号、BANKIO。