1.（HDL源码）在所要调试的信号线前加(* MARK_DEBUG="true" *) （所有信号线都可以加上，这一步不会生效，只有完成第2步，debug属性才生效）
2.打开综合好的网表选择要Debug的信号线：synthesis→open synthesized design→set up debug
具体可以参考：在vivado环境中如何debug？ - 知乎 (zhihu.com)
或者这一部分 可以考虑直接修改XDC（作用等同于直接修改XDC中的ila核）（ps:修改XDC时必须打开综合好的网表）
3.XDC命令仅在布局布线时才发挥作用，修改完XDC之后无需重新综合，可以在下面的Design Runs 窗口对于之前的综合Synth_1强制更新为最新版（右键会有按钮Force up-to-date)
如果之后需要修改或者添加要Debug 的信号线，可以选择setup Debug，然后Force up-to-date之后直接进行布局布线（其中：选择生成并保存新的XDC）
4.ILA 核与时序注意事项
4077
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
