vivado工程创建（从新建到下板）

最新推荐文章于 2024-03-06 14:11:43 发布

筱羊冰冰

最新推荐文章于 2024-03-06 14:11:43 发布

阅读量9.2k

点赞数 17

分类专栏： Verilog

本文链接：https://blog.csdn.net/rebortt/article/details/111304264

版权

Verilog 专栏收录该内容

15 篇文章 20 订阅

订阅专栏

这里就不给出下载资源了，在网上稍微找一下就行。

新建项目

双击软件，注意是三个菱形的快捷方式，有时可能会看到两个不一样的vivado，长这样的（我们要第二个）
在这里插入图片描述

然后是：
在这里插入图片描述

选一个地址和项目名称，注意项目名称和路径不要有中文。
在这里插入图片描述

接下来是选择项目类型，这里注意在导入不源文件（Do not specify sources at this time）要选上
在这里插入图片描述
然后需要选择器件类型，也就是使用的FPGA板子的类型。按自己的板子选，不要照抄
然后搜索和选项卡的筛选会在这个环节帮你省下不少时间。

然后一路继续就行了。

进入界面

在这里插入图片描述
首先是source框，其中有三项是我们经常使用的。
首先是第一部分的蓝笔，那个是我们写程序的地方。
黄色荧光笔部分是约束文件，是连接主文件的输入输出和板子上的管脚连接的重要部分，这个在后面会介绍。
红色部分是仿真文件，看名字就能猜到，就是在你写好了文件之后，我们可以通过仿真文件简单判断一下我们写的到底对不对。
注意仿真和最后的综合和实现不大一样，仿真没问题不代表综合和实现过程中会顺利完成。
然后是source右侧的代码区，下面是控制台和报错提示
（有一些没有用的报错直接用垃圾箱按键删除就行，能删掉的都是没用的）
最左边是项目需要使用的一些流程。

添加源代码

设计（design）、仿真和约束文件的我们都叫做源码吧，他们三个的创建方式基本相同，就是有一块注意一下就行了。
右键+**source（表示三种source中的一个）
在这里插入图片描述
要注意的界面：一定要确定好自己要选择的文件类型，有时在对应文件类型下的选项并不是当前的文件类型（可能有一点绕，但是遇到了就懂了）

点击加号，create文件，然后给他起名字

这样就是创建好了：（一次创建多个貌似不太行，至少我在尝试过程中不是很成功）
在这里插入图片描述
点击finish后会有一个弹窗，这是让你选择文件的管脚什么的，因为我们有 约束文件，所以直接叉掉就行。

每一种文件的类型之后介绍小项目的时候会进行介绍，这里不做赘述。

其他功能（左侧功能介绍）

仿真

之前说过仿真可以在一定程度上判断程序的运行是否正确，虽然本文没有关于仿真文件写法的讲述，但是还是要讲一下这个主要功能的使用。
我们有一个叫a的design模块，仿真文件调用了这个模块，所以在仿真区中我们可以看到a_sim（仿真文件）下面显示的子文件为a。（原理后序会提到）
在这里插入图片描述
点击run simulation（左边蓝色部分）

仿真开始，我们会看到这样的界面：

最左边的一条是整个工程文件中的设计文件(design)，中间框是对应的文件中的变量（输入输出变量和中间变量都有），右边是仿真文件产生的波形，通过这个就能看到程序的运行。

设置中调输出的进制：（其实也可以在左侧的sw、led中一个个右键调）
在这里插入图片描述
上面的一行是一些功能，介绍一些常用的：
“播放”键表示运行，需要点击“暂停键”截止；
播放键右下角有m标记的是定时运行，到时间就自动停止，在他右边就是设置时间。

黄色荧光笔按键将整个波形安排在一个窗口上；
红笔的位置是将当前位置调整到开始/结束
黑笔部分是一个变量波形的下一个/上一个变化位置，比如当前sw为63，点击“上一个”就能达到上一个值的位置。
蓝笔是添加光标位置，这样就可以用两条线来测量时间（应该叫光标吧，反正在物理仪器中确实蛮常用的）
在这里插入图片描述
在关闭仿真的时候（点击图示的位置），会提示你要不要保存仿真波形，如果有需要就保存一下，但是会导致整体文件变大很多。

综合

接下来部分就是下板三件套了，如果我们希望将一个文件真正的在板子上运行，对你按下的按键或者是拨码开关有反应，那么接下来的步骤就是不可或缺的。
（按照顺序，黄色荧光笔依次为综合、实现和生产比特流，实际应用也是按照这个顺序来进行）
在这里插入图片描述

综合：将高级抽象层次的语言描述转化成较低层次的电路结构。
我们一定要知道，FPGA的含义（百度百科截图）
在这里插入图片描述
我们在编程的过程中，尽管有几种不同层次的书写方式（以后介绍），但这种语言还是属于一种高级语言，也就是说我们可以只写代码，让软件帮我们设计电路图。
（这也是为什么仿真过了有时候下板还是不对，实际的电路图可能因为书写不规范产生一些问题导致）

言归正传，这里还有一个查看管脚分配（个人暂且还没用上）：
（在综合和实现之间的RTL ANALYSIS，点击Open Elaborated Design）
在这里插入图片描述

实现&生产比特流

这两个步骤和上面基本一致，只要进行点击就行了，重点是一定要好好看看弹出的warning！ 有时可能确实能生成比特流，但是结果并不满意，这时这些报错就很重要了。

下板

当生产比特流成功，会有这样的弹窗，按照图片选择打开硬件
在这里插入图片描述
连接方式：（注意一定要先打开板子的电源）
这种比较快

这种是在操作栏里面寻找，在左下角open target

然后在选中的部位右键，选择第二个Program Device，弹出窗口。选择继续。

然后我们的板子就读入比特流，实现了按照我们编程的内容进行工作。

其他细节

快速实现下板三件套：
在这里插入图片描述
在快捷栏里面就有，甚至如果你直接点击比特流，会提醒你没有综合、实现，然后按照提示进行点击直接一步到位。

报错在这里，旁边还有控制台
在这里插入图片描述
更改背景颜色

这里面有很多项可以修改，按照自己的意愿就好，如果有选择困难就上网找一个博客，挑一个搭配好的颜色，个人的调色多少沾点阴间就不展示了。
改完了记得save as……

最后介绍一下项目的文件构成
在这里插入图片描述
选中处可以直接打开项目，不需要通过vivado；

在这里插入图片描述
这里面是项目源码，source是源文件，sim是仿真文件，应该还有一个constrs_1文件的，是约束文件（这里在举例子的时候没写）

这个sim是存放项目中仿真波形图的，之前提到过那个可能会导致整个项目变大的波形图。
如果是自己可以考虑留一部分，如果是传递文件这部分还是省了吧。（之前见过一个仿真波形图文件达到600M的，如果跑的时间长确实很占空间）