verilog循环语句的使用

最新推荐文章于 2023-09-09 19:37:24 发布
最新推荐文章于 2023-09-09 19:37:24 发布
阅读量1.5w 收藏 21
点赞数 1
分类专栏： 电子 文章标签： Verilog 循环
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/u010945683/article/details/40667157
版权

Verilog中有四种循环语句，分别是

for(stament 1;stament 2;stament3)

for语句：通常被用于空间循环，而不是时间循环(通过对向量或阵列建模来构建并行硬件结构)。循环变量应该是整形，而不是寄存器型。可综合的。

while(stament) 
stament blocks

while语句：执行块语句直到表达式为假

forever 
stament blocks

forever语句：实现无限循环。可以用一个always语句来实现。一般用于产生周期性信号。

repeat(n)
stament blocks

repeat语句：重复执行n次语句块。




 

 


 
 


 
 


                

        

        

    




    

      

        

            

              
                
                  sam-X
                
              
            

            

                关注
              
            

        

        

          
    
            
  • 
              
                
                
                
                
                    1
                
              
              
    点赞
    
            
    • 
            
  • 
              
                
                
                
              
              
    踩
    
            
    • 
            
  • 
              
                
                
                
                
                    21
                
              
              
    
                
    
                  
                    收藏
                  
                
    
              
    
              
    
                
    
                  觉得还不错?
                  
                    一键收藏
                  
                 
                
    
              
    
            
    • 
          
  • 
            
    
              
              
            
    
              
              
              
                    0
              
            
            
    评论
    
          
    • 
          
  • 
          
    • 
          
  • 
            
              
            
              
    
            
              
                
            
    
          
    • 
        

      

      

            

                专栏目录
          










                



	

		

			

				
					
17，FPGA_Verilog基础篇：verilog之for循环

				
			

			

				

					FPGA_LOVE的博客
				

				

					06-12
					
					161
					
				

			

		

		

			
				
circle_express是每个循环的步进操作；要想for循环能够被综合，循环的次数必须为确定值。for循环在实际的工程中，有非常大的实用价值，可以极大的简化代码，提高工作效率，我们可以认为就如同c语言中for循环功能一样，但在verilog中使用时要注意它的使用规则与c语言不同之处。我们需要注意，在实际电路中并没有loop这个变量，它只在综合里起作用，告诉综合器软件要重复几遍for操作。本篇博主介绍目前在verilog语言中，唯一可以被综合成电路的循环：即常数循环次数的for循环。

			
		

	



                

              
                



	

		

			

				
					
verilog中的循环语句

				
			

			

				

					weixin_38055514的博客
				

				

					03-24
					
					7779
					
				

			

		

		

			
				
Verilog 循环语句有 4 种类型，分别是 while，for，repeat，和 forever 循环。循环语句只能在 always 或 initial 块中使用，但可以包含延迟表达式。

目录

while 循环

for 循环

repeat 循环

forever 循环



while 循环

while 循环语法格式如下：


while (condition) begin
    …
end

while 循环中止条件为 condition 为假。

如果开始执行到 while 循环时 co

			
		

	



                


  
              

                


	

		

			

				
					
Verilog中的循环语句

				
			

			

				

					yundanfengqing_nuc的专栏
				

				

					08-27
					
					4949
					
				

			

		

		

			
				
这里写目录标题1 概述2 forever语句3 repeat语句
1 概述
最近补下Verilog HDL中我不常用到的一些语法基础，希望在以后写TB文件的时候，能够更顺畅一些。
在Verilog HDL中存在着4种类型的循环语句，用来控制执行语句的执行次数。
（1）forever：连续的执行语句；
（2）repaet：连续执行一条语句N次；
（3）while：执行一条语句直到某个条件不满足。如果一开始条件即不满足（为假），则语句一次也不能被执行。
（4）for通过以下3个步骤来决定语句的循环执行：
a）先

			
		

	





	

		

			

				
					
Verilog中循环的使用

				
			

			

				

					HERO--To Be a Linuxer
				

				

					08-26
					
					1万+
					
				

			

		

		

			
				
Verilog中提供了四种循环语句，可用于控制语句的执行次数，分别为：for，while，repeat，forever。其中，for，while，repeat是可综合的，但循环的次数需要在编译之前就确定，动态改变循环次数的语句是不可综合的。forever语句是不可综合的，主要用于产生各种仿真激励。
一、repeat语句
repeat语句执行指定循环数，如果循环计数表达式的指不确定，即为x或z时

			
		

	



		

			
		



	

		

			

				
					
08 verilog基础语法-循环语句

				
			

			

				

					毕淑敏曾说过：“我不相信命运，我只相信自己的手；我不相信手掌上的纹路，但我相信手指加上手掌的力量”。在这个快节奏的社会，只有自己能力不足才会被卷，踏踏实实沉下心来学一些技术，及时记录，方便以后复盘。
				

				

					04-07
					
					4010
					
				

			

		

		

			
				
一、学习内容
    二、循环语句
    （1）for语句
    （2）repeat语句
    （3）while语句
    （4）forever语句
    三、语句的顺序与并执行
    四、思考和小结
    （1）思考
    （2）小结

			
		

	





	

		

			

				
					
【verilog】verilog 中for循环的使用

					
最新发布

				
			

			

				

					weixin_47730622的博客
				

				

					09-09
					
					1万+
					
				

			

		

		

			
				
【verilog】verilog 中for循环的使用

			
		

	





	

		

			

				
					
Verilog Tutorial（8）循环语句

				
			

			

				

					孤独的单刀
				

				

					03-16
					
					3412
					
				

			

		

		

			
				
Verilog Tutorial（8）循环语句的使用

			
		

	





	

		

			

				
					
verilog 不可综合语句

				
			

			

				

					08-04
				

			

		

		

			
				
3. 不使用循环次数不确定的循环语句，如 forever、while 等。 4. 不使用用户自定义原语（UDP 元件）。 5. 尽量使用同步方式设计电路。 6. 除非是关键路径的设计，一般不采用调用门级元件来描述设计的方法，建议采用...

			
		

	





	

		

			

				
					
verilog 编写数码管循环显示器

				
			

			

				

					05-31
				

			

		

		

			
				
该模块使用 Verilog 的 Case 语句来实现显示不同的数字和字符。例如，当 cnt 等于 0 时，显示字符“H”，当 cnt 等于 1 时，显示字符“E”，以此类推。  主模块（hello 模块）：  该模块是整个系统的顶层模块，包含...

			
		

	





	

		

			

				
					
Verilog生成语句以及Xilinx原语的使用示例

				
			

			

				

					08-03
				

			

		

		

			
				
本篇文章将深入探讨Verilog的生成语句（Generate）以及Xilinx原语（Primitives）的应用，特别是如何使用它们来实现QDR II SRAM控制器中的18位IDDR（Input/Output Double Data Rate）模块。  首先，让我们了解Verilog...

			
		

	





	

		

			

				
					
verilog 可综合语句总结

				
			

			

				

					08-15
				

			

		

		

			
				
 - 不要使用循环次数不确定的循环语句，如 `forever` 和 `while`，因为它们可能导致无限循环，无法转换为固定延迟的逻辑。  2. **支持的结构**：  - `always` 用于描述时序逻辑，`assign` 用于静态赋值，`begin-end`...

			
		

	





	

		

			

				
					
System Verilog与verilog的对比

				
			

			

				

					04-20
				

			

		

		

			
				
system verilog与verilog的区别，也讲了开发时的注意事项

			
		

	





	

		

			

				
					
verilog使用基础总结

				
			

			

				

					08-11
				

			

		

		

			
				
8. 循环语句：Verilog 中有四种循环的方式：repeat、forever、while、for。repeat 规定循环几次就循环几次，forever 循环常用于产生周期性波形。  9. 块语句：Verilog 中的块语句包括 begin_end 和 fork_join。块...

			
		

	





	

		

			

				
					
SystemVerilog-跳转语句

				
			

			

				

					OpenFPGA的博客
				

				

					11-09
					
					1703
					
				

			

		

		

			
				
数字硬件建模SystemVerilog-跳转语句经过几周的更新，SV核心部分用户自定义类型和包内容已更新完毕，接下来就是RTL表达式和运算符。马上HDLBits-SystemVerilog版本也开始准备了，基本这一部分完成后就开始更新~跳转语句允许程序代码跳过一个或多个编程语句，SystemVerilog的jump语句是continue、break和disable。continue 和 break...

			
		

	





	

		

			

				
					
8.Verilog的for循环语句使用

				
			

			

				

					FPGA/MATLAB学习教程/源码/项目合作开发
				

				

					02-05
					
					9138
					
				

			

		

		

			
				
在Verilog中，对于循环功能的实现，主要通过for语句来实现。

在verilog中，for循环的主要功能用于赋值和延迟两个功能，下面对这两个功能的实现进行介绍。

1.赋值功能

首先来看一个例子：


`timescale 1ns / 1ps
 

module count(
input i_clk,
input i_rst,
output reg[9:0]o_count1,
output reg[9:0]o_count2,
output reg[9:0]o_count3
);

reg[7:0]t

			
		

	





	

		

			

				
					
Verilog for 循环

					
热门推荐

				
			

			

				

					whik1194的博客
				

				

					03-12
					
					2万+
					
				

			

		

		

			
				
文章目录语法示例#1：基本循环控制示例#2：8位左移移位寄存器的实现
语法
for(<initial_condition>;<condition>;<step_assignment>)
begin
	//statements 
end

执行过程如下：

指定初始循环变量值
条件是否为真，条件为假则跳出循环
若条件为真则执行控制语句
循环变量迭代更新

示例#1：基本循环控制
module my_design;
	integer i;
	
	initial begin
	

			
		

	





	

		

			

				
					
6.嵌套循环&break和continue使用&死循环

				
			

			

				

					学python从入门，到入土...
				

				

					11-12
					
					758
					
				

			

		

		

			
				
嵌套循环&break和continue使用&死循环

			
		

	





	

		

			

				
					
SystemVerilog----关于foreach

				
			

			

				

					xavi_siege的专栏
				

				

					04-10
					
					1万+
					
				

			

		

		

			
				
foreach结构指定在数组元素上的迭代。它的自变量是一个指明任意类型数组（固定尺寸的、动态的、及联合数组）的标识符，然后紧跟着一个包围在方括号内的循环变量的列表。每一个循环变量对应于数组的某一维。foreach结构类似于一个使用数组范围替代一个表达式来指定重复次数的repeat循环。 
 
例子： 
Copy Code


string words[2] = {"hello", "w

			
		

	





	

		

			

				
					
verilog循环语句

				
			

			

				

					qq_41946913的博客
				

				

					05-07
					
					1339
					
				

			

		

		

			
				
循环语句
verilog中存在4种循环语句，用来控制执行语句的执行次数。
1）forever语句
2）repeat语句
3）while语句
4）for语句
forever语句
必须写在initial中，常用于产生周期性波形，用来作为仿真测试信号
forever    语句；
  
或者
  
forever begin 
  多条语句
end

repeat语句
repeat    语句；
  
或者
  
repeat begin 
  多条语句
end

while语句
while(表达式)  语句;


			
		

	



              



  
“相关推荐”对你有帮助么？

  

      
    
          
  • 
              
    
                  
                  
              
    
              
    非常没帮助
    
          
    • 
          
  • 
              
    
                  
                  
              
    
              
    没帮助
    
          
    • 
          
  • 
              
    
                  
                  
              
    
              
    一般
    
          
    • 
          
  • 
              
    
                  
                  
              
    
              
    有帮助
    
          
    • 
          
  • 
              
    
                  
                  
              
    
              
    非常有帮助
    
          
    • 
      

      

      

          
          提交
      

      

  




          




        



    





    



      

      

        
      

      





	

		评论	
	

	
	




  

    

      添加红包
      
    

    

      

        
        

          
          
        

        
请填写红包祝福语或标题

      

      

        
        

          
          个
        

        
红包个数最小为10个

      

      

        
        

          
          元
        

        
红包金额最低5元

      

      

        
        

          当前余额3.43元
          前往充值 >
        

      

      

        

          需支付：10.00元
        

        
        
      

    

  





  

    
    
  

  

    
    
  








  

    

      

        

          

            
            
成就一亿技术人!

          

          

        

        

          

          

            领取后你会自动成为博主和红包主的粉丝
            规则
          

        

      

      

        

          

            
              
            
            

              
hope_wisdom
 发出的红包
            

          

        

        

          

          

          

        

      

    

    

  



      
      

      
实付元

      
使用余额支付

      

        

          

            
            点击重新获取
          

        

        
扫码支付

      

      

        
          
            
          
          
        
      

      

        
        钱包余额
          0
          

            
            

              

                
抵扣说明：

                
 1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
 2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

              

            

          

      

      余额充值