verilog循环语句的使用

最新推荐文章于 2023-09-24 12:14:31 发布
最新推荐文章于 2023-09-24 12:14:31 发布
阅读量1.5w 收藏 21
点赞数 1
分类专栏： 电子 文章标签： Verilog 循环
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/u010945683/article/details/40667157
版权

Verilog中有四种循环语句，分别是

for(stament 1;stament 2;stament3)

for语句：通常被用于空间循环，而不是时间循环(通过对向量或阵列建模来构建并行硬件结构)。循环变量应该是整形，而不是寄存器型。可综合的。

while(stament) 
stament blocks

while语句：执行块语句直到表达式为假

forever 
stament blocks

forever语句：实现无限循环。可以用一个always语句来实现。一般用于产生周期性信号。

repeat(n)
stament blocks

repeat语句：重复执行n次语句块。




 

 


 
 


 
 


                

        

        

    

  


    

      

        

            

              
                
                  sam-X
                
              
            

            

                关注
              
            

        

        

          
      

      

            

                专栏目录
          









                



	

		

			

				
					
17，FPGA_Verilog基础篇：verilog之for循环

				
			

			

				

					FPGA_LOVE的博客
				

				

					06-12
					
					468
					
				

			

		

		

			
				
circle_express是每个循环的步进操作；要想for循环能够被综合，循环的次数必须为确定值。for循环在实际的工程中，有非常大的实用价值，可以极大的简化代码，提高工作效率，我们可以认为就如同c语言中for循环功能一样，但在verilog中使用时要注意它的使用规则与c语言不同之处。我们需要注意，在实际电路中并没有loop这个变量，它只在综合里起作用，告诉综合器软件要重复几遍for操作。本篇博主介绍目前在verilog语言中，唯一可以被综合成电路的循环：即常数循环次数的for循环。

			
		

	



                

              
                



	

		

			

				
					
8.Verilog的for循环语句使用

				
			

			

				

					FPGA/MATLAB学习教程/源码/项目合作开发
				

				

					02-05
					
					9611
					
				

			

		

		

			
				
在Verilog中，对于循环功能的实现，主要通过for语句来实现。

在verilog中，for循环的主要功能用于赋值和延迟两个功能，下面对这两个功能的实现进行介绍。

1.赋值功能

首先来看一个例子：


`timescale 1ns / 1ps
 

module count(
input i_clk,
input i_rst,
output reg[9:0]o_count1,
output reg[9:0]o_count2,
output reg[9:0]o_count3
);

reg[7:0]t

			
		

	



                


  
              

                


	

		

			

				
					
verilog中的循环语句

				
			

			

				

					weixin_38055514的博客
				

				

					03-24
					
					7896
					
				

			

		

		

			
				
Verilog 循环语句有 4 种类型，分别是 while，for，repeat，和 forever 循环。循环语句只能在 always 或 initial 块中使用，但可以包含延迟表达式。

目录

while 循环

for 循环

repeat 循环

forever 循环



while 循环

while 循环语法格式如下：


while (condition) begin
    …
end

while 循环中止条件为 condition 为假。

如果开始执行到 while 循环时 co

			
		

	





	

		

			

				
					
Verilog中的循环语句

				
			

			

				

					yundanfengqing_nuc的专栏
				

				

					08-27
					
					5090
					
				

			

		

		

			
				
这里写目录标题1 概述2 forever语句3 repeat语句
1 概述
最近补下Verilog HDL中我不常用到的一些语法基础，希望在以后写TB文件的时候，能够更顺畅一些。
在Verilog HDL中存在着4种类型的循环语句，用来控制执行语句的执行次数。
（1）forever：连续的执行语句；
（2）repaet：连续执行一条语句N次；
（3）while：执行一条语句直到某个条件不满足。如果一开始条件即不满足（为假），则语句一次也不能被执行。
（4）for通过以下3个步骤来决定语句的循环执行：
a）先

			
		

	



		

			
		



	

		

			

				
					
Verilog循环语句（for、while、foever和repeat）

				
			

			

				

					mengzaishenqiu的博客
				

				

					03-23
					
					3241
					
				

			

		

		

			
				
本文主要介绍verilog常用的循环语句，循环语句的用途，主要是可以多次执行相同的代码或逻辑。
verilog的循环语句主要有：for循环、while循环、foever循环和repeat循环。

			
		

	





	

		

			

				
					
Verilog中循环的使用

					
热门推荐

				
			

			

				

					HERO--To Be a Linuxer
				

				

					08-26
					
					1万+
					
				

			

		

		

			
				
Verilog中提供了四种循环语句，可用于控制语句的执行次数，分别为：for，while，repeat，forever。其中，for，while，repeat是可综合的，但循环的次数需要在编译之前就确定，动态改变循环次数的语句是不可综合的。forever语句是不可综合的，主要用于产生各种仿真激励。
一、repeat语句
repeat语句执行指定循环数，如果循环计数表达式的指不确定，即为x或z时

			
		

	





	

		

			

				
					
08 verilog基础语法-循环语句

				
			

			

				

					毕淑敏曾说过：“我不相信命运，我只相信自己的手；我不相信手掌上的纹路，但我相信手指加上手掌的力量”。在这个快节奏的社会，只有自己能力不足才会被卷，踏踏实实沉下心来学一些技术，及时记录，方便以后复盘。
				

				

					04-07
					
					4565
					
				

			

		

		

			
				
一、学习内容
    二、循环语句
    （1）for语句
    （2）repeat语句
    （3）while语句
    （4）forever语句
    三、语句的顺序与并执行
    四、思考和小结
    （1）思考
    （2）小结

			
		

	





	

		

			

				
					
Verilog中循环语句使用

				
			

			

				

					zlxiaoshanying的博客
				

				

					08-16
					
					4175
					
				

			

		

		

			
				
概述
循环语句介绍





			
		

	





	

		

			

				
					
Verilog 循环语句

				
			

			

				

					luoai_2666的博客
				

				

					05-24
					
					404
					
				

			

		

		

			
				
repeat
连续执行n次

initial begin
	data = 10;
	wdreq = 0;
end
#200;
repeat (128)begin
	wrreq = 1;
	#20;
	data = data + 1; 
end

200ps时，wrreq有效，此时data=10；220ps，data=11，开始重复，wrrreq保持1；240ps，data=12… 重复到128次时，wrreq=1，再过20ps，data=138,wrreq=0



...

			
		

	





	

		

			

				
					
verilog 循环语句

				
			

			

				

					08-02
				

			

		

		

			
				
回答: 在Verilog中，循环语句的一般形式与其他编程语言中的循环语句类似。Verilog中常用的循环语句有for循环和while循环。for循环的一般形式为：for (初始化语句; 循环条件; 循环增量) 循环体。其中，初始化语句用于...

			
		

	





	

		

			

				
					
Verilog Tutorial（8）循环语句

				
			

			

				

					孤独的单刀
				

				

					03-16
					
					3534
					
				

			

		

		

			
				
Verilog Tutorial（8）循环语句的使用

			
		

	





	

		

			

				
					
【verilog】verilog 中for循环的使用

				
			

			

				

					weixin_47730622的博客
				

				

					09-09
					
					1万+
					
				

			

		

		

			
				
【verilog】verilog 中for循环的使用

			
		

	





	

		

			

				
					
verilog语法-008—几种可综合的for循环语句

				
			

			

				

					IC小鸽的博客
				

				

					09-04
					
					8848
					
				

			

		

		

			
				
本文讲解了SystemVerilog中可以用于综合的几种for循环设计

			
		

	





	

		

			

				
					
Verilog循环语句

				
			

			

				

					jk_101的博客
				

				

					03-31
					
					9186
					
				

			

		

		

			
				
while循环的每次迭代之前都会判断指定条件是否满足，如果为真，就执行条件内的循环代码块；注意注意，for循环在正式FPGA设计中部分情况下可综合，其余几个循环语句均不可综合，主要用于testbench。本文主要介绍verilog常用的循环语句，循环语句的用途，主要是可以多次执行相同的代码或逻辑。创建一个从 0 到 3 的integer型变量，然后在循环的每次迭代中打印这个变量的值。verilog 中的forever循环会创建一个连续执行的代码块，并无限循环。repeat循环执行指定次数的循环代码块。

			
		

	





	

		

			

				
					
Verilog中循环语句简介

				
			

			

				

					HackEle的博客
				

				

					04-15
					
					1565
					
				

			

		

		

			
				
关注、星标公众号，精彩内容每日送达来源：网络素材在这篇文章中，我们讨论了可以在verilog中使用的不同类型的循环- for循环，while循环，forever循环和repeat循环。正如我们在上一篇关于 verilog 顺序语句的文章中看到的那样，有许多语句只能在过程块中使用。我们使用这些语句来控制在 verilog 设计中数据赋值的方式。我们可以使用的四种不同类型的循环用于设计中分配赋值的顺...

			
		

	





	

		

			

				
					
Verilog2——赋值语句、条件分支与循环语句、块语句与生成语句

				
			

			

				

					qq_41127727的博客
				

				

					09-25
					
					1264
					
				

			

		

		

			
				
本文结合练习题目理解总结——赋值语句中阻塞赋值与非阻塞赋值的区别，条件分支与循环语句的使用，块语句和生成语句的语法

			
		

	





	

		

			

				
					
FPGA学习-VHDL和Verilog中数组定义、初始化、赋值方法

				
			

			

				

					jk_101的博客
				

				

					11-28
					
					9322
					
				

			

		

		

			
				
赋值源：赋值源是赋值的主体，它可以是一个数值，也可以是一个逻辑或运算表达式。方法：实际应用里，通常需要在上电复位过程中对变量进行初始化，如果数组个数少时，直接赋初始值即可，但是数组个数多时，可以用循环实现赋值,通常的循环语句有FOR LOOP和WHILE LOOP。VHDL和Verilog数组的定义、初始化、赋值的方法不只一种，以下是本人常用的方法，可能不是最方便的，但是比较好理解，文中包含了源代码和modelsim仿真，供大家参考学习。可以直接赋值，如果变量为矢量时，需要将矢量转为整型。

			
		

	





	

		

			

				
					
【Verilog教程】4.7Verilog 循环语句

				
			

			

				

					高山
				

				

					09-24
					
					739
					
				

			

		

		

			
				
下面 for 循环的例子，实现了与 while 循环中例子一样的效果。Verilog 循环语句有 4 种类型，分别是 while，for，repeat，和 forever 循环。一般来说，因为初始条件和自加操作等过程都已经包含在 for 循环中，所以 for 循环写法比 while 更为紧凑，但也不是所有的情况下都能使用 for 循环来代替 while 循环。forever 语句表示永久循环，不包含任何条件表达式，一旦执行便无限的执行下去，系统函数 $finish 可退出 forever。

			
		

	





	

		

			

				
					
Verilog的for循环语句使用

					
最新发布

				
			

			

				

					10-25
				

			

		

		

			
				
在Verilog中，for循环语句不像在其他编程语言中一样被广泛使用，因为它会被综合器展开为所有变量情况的执行语句，每个变量独立占用寄存器资源，每条执行语句并不能有效地复用硬件逻辑资源，造成巨大的资源浪费。...

			
		

	



              




          




        



    





    



      

      

        
      

      





	

		评论	
	

	
	




  

    

      添加红包
      
    

    

      

        
        

          
          
        

        
请填写红包祝福语或标题

      

      

        
        

          
          个
        

        
红包个数最小为10个

      

      

        
        

          
          元
        

        
红包金额最低5元

      

      

        
        

          当前余额3.43元
          前往充值 >
        

      

      

        

          需支付：10.00元
        

        
        
      

    

  





  

    
    
  

  

    
    
  








  

    

      

        

          

            
            
成就一亿技术人!

          

          

        

        

          

          

            领取后你会自动成为博主和红包主的粉丝
            规则
          

        

      

      

        

          

            
              
            
            

              
hope_wisdom
 发出的红包
            

          

        

        

          

          

          

        

      

    

    

  



      
      

      
实付元

      
使用余额支付

      

        

          

            
            点击重新获取
          

        

        
扫码支付

      

      

        
          
            
          
          
        
      

      

        
        钱包余额
          0
          

            
            

              

                
抵扣说明：

                
 1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
 2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

              

            

          

      

      余额充值