UUG 深圳站 | Unity 6 新功能详细介绍和演示

附PPT下载链接

在 2024 年 11 月 2 日的 Unity User Group 深圳站活动中,Unity 中国技术支持负责人牟宝玉来演讲《Unity 6 新功能详细介绍和演示》。本文为演讲全程实录。

下载演讲PPT:https://u3d.sharepoint.cn/:f:/s/UnityChinaResources/EsYaYWapDB9Nrr2hSxvIVhsBfVE9i8w_W3dZSuPrqbI-HA

观看演讲视频:https://www.bilibili.com/video/BV1GxD3YpEdA?spm_id_from=333.788.videopod.sections&vd_source=6ad5666ecbc7fe0e80d963da7e237d92

大家好,很高兴能和大家在这么美丽的城市相见。今天主要和大家分享一下 Unity 6 的一些新功能,以及接下来 Unity 6.1 要做的新功能。

提到 Unity 6 可能大家多少会有点迷茫,Unity 有 2019、2020 一直到 2022,为什么变成了 Unity 6 了,它和 Unity 5、Unity 4 有什么相关吗?其实它们都是一脉相承的。

主要就是 Unity 2022 以后随着每一个版本进行变化时发现这个版本更新太快了,很难按照每年更新一个大版本来命名,为了简化开发者使用 Unity 的项目流程,Unity 把版本号从 2022 等降到 Unity 6 及后续的 Unity 7 的方式进行命名。

Unity 6 的产生是基于 Unity 2023 的 Alpha 版本、Beta 版及预览版,在这个预览版之后,10 月 17 日发布了正式版 Unity 6,其实就是 Unity 6.0.23V1 版。这个版本会按照 LTS 即长期支持的方式支持 2 年,也有额外一年的支持,确保 Unity 两个版本之间有重叠。

在 Unity 6 之后还有 Patches 的版本,也就是在 Preview 之后每隔一周或者是最多 4 周针对一些 Bug 或安全合规性的修复,尽量减少每一个引擎版本升级对已有项目的影响。

如果有大的修改怎么办呢?比如说 iOS 出了 17、18、19,安卓出了更高的版本,或者是突然出了一个新功能必须要求支持。这些大的改动会放在 Unity 6.1 的版本做。但是 Unity 6.1 并不是把新功能全放在里面,也是挑尽量少的非常有必要的功能放在里面。Unity 6.1 大概会在明年 1 月份进入测试阶段,也是 Beta 版,预计到明年 4 月份发布。

这个视频是用 Unity 6 最新技术做的短片,里面用到了 HDRP 的最新改进、APV 的更复杂的照明选项、场景混合和烟雾照明、GPU Resident Drawer 的性能提升,以及 VFX Graph 和 Shader Graph 等强大的艺术家工具。还包括 AI 相关功能,使用了机器学习做角色动画。场景里有大量的植被,我们使用 Houdini 将这些资产分散开来,并将它们作为点云导出到 Unity,然后将它们转换为 DOTS ECS 实体。这种方法使我们能够处理大量植被,最多有近 850 万个活跃的植被,但传递给图形系统的实体不到 50 万个。

大家如果感兴趣可以去 Time Ghost 官网了解和下载 demo 项目。我看网上有开发者使用 4070 的显卡就能以每秒 100 多帧跑这个 Demo,这个 Demo 包含各种各样的光照、SpeedTree、VFX graph、头发系统、相机的预览、昼夜变换等等,大家可以下载参考。

GPU Resident Drawer

Unity 6 中还有哪些新功能呢?这是之前公布的 GPU Resident

构建一个稳定可靠的FPGA最小系统是一个复杂的过程,它涉及到多个硬件组件的设计与协调。在硬件设计中,我们尤其需要注意JTAG下载调试接口的设计,因为它是开发调试过程中的关键环节。同时,电源管理的设计也十分关键,因为它直接影响到系统整体的稳定性可靠性。以下是构建FPGA最小系统时应该考虑的一些要点: 参考资源链接:[FPGA最小系统详解:从设计到调试](https://wenku.csdn.net/doc/4zgox24uug?spm=1055.2569.3001.10343) 1. FPGA主芯片选择:根据项目需求选择合适的FPGA芯片,注意管脚兼容性设备的工艺选择。设计时要为专用IO管脚预留位置,如时钟配置管脚。 2. JTAG下载调试接口:设计电路时要确保JTAG接口与FPGA芯片管脚的正确连接。为了保证调试的便利性可靠性,需要使用高质量的连接线,并确保JTAG接口电路的稳定性。 3. 存储器接口电路:设计高速SDRAM、异步SRAMFLASH存储器接口电路时,需要考虑信号完整性、电源稳定性布局布线的合理性,避免信号干扰噪声。 4. 电源管理设计:电源模块需要提供稳定的电压,并且要考虑电源的去耦滤波设计。例如,为FPGA的核电源锁相环(PLL)设计适当的滤波电路,以保证系统运行的稳定性。 5. 时钟电路设计:时钟电路应提供精确的时钟信号,以确保系统的时序要求得到满足。设计时需要考虑时钟分布的对称性减少时钟信号的干扰。 6. 复位电路设计:复位电路必须能够确保在电源上电或系统异常时,FPGA能够可靠地进入初始状态,并进行正确的初始化。 在整个设计流程中,还需要结合实际的PCB布局布线设计,确保信号的完整性。在硬件设计完成之后,要通过仿真实际测试验证电路设计的正确性。《FPGA最小系统详解:从设计到调试》这本书详细介绍了从基本概念到具体电路设计的多个方面,为设计者提供了宝贵的经验技巧。通过阅读实践本书内容,可以加深对FPGA最小系统设计的理解,为解决复杂问题打下坚实基础。 参考资源链接:[FPGA最小系统详解:从设计到调试](https://wenku.csdn.net/doc/4zgox24uug?spm=1055.2569.3001.10343)
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值