2双时钟沿_Clock Gating门控时钟结构

最新推荐文章于 2024-05-21 22:22:36 发布
最新推荐文章于 2024-05-21 22:22:36 发布
阅读量606 收藏 3
点赞数 1
文章标签： 2双时钟沿
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_35949153/article/details/112673627
版权
本文分析了使用触发器和锁存器的门控时钟结构。针对触发器，讨论了上升沿和下降沿触发时可能产生的毛刺问题；而对于锁存器，指出其能提供稳定的时钟输出，但可能涉及低使能状态。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

1.使用触发器的门控时钟时序分析：

触发器门控结构一：触发器+与门

98fa3141ee76959f86720dc4f6db8f05.png
使用触发器组成的门控时钟

对于上升沿触发的触发器，会产生毛刺

750b831471fa566a8dcc2ad58575b049.png
门控时钟输出一个尖峰脉冲

对于下降沿触发的触发器：不会产生毛刺

ee00efa96af3d8bcf3cb1c2fb25c1a52.png
下降沿触发的触发器不会产生毛刺脉冲

触发器门控结构二：触发器+或门

下降沿触发，不会产生毛刺，但是低使能。

b4d6b8be59bdd81dddeb2f99579d43a3.png

6760aeecbf8acf9c8af77992ff4042cc.png

2.使用锁存器的门控时钟时序分析：

a7b74b5d9e0479c4ddcd5c5a798b4e45.png
只用锁存器组成的门控时钟

8d6106d82ec8f4c7a48c65787c45adc8.png
门控时钟输出稳定的时钟

可以看到，使用锁存器构成的门控时钟在输出端输出稳定的时钟。

己见明
关注
一文详解时钟门控（clock gating）
叫好与叫座虽然不是对立面，但想在同一个作品中达到双重效果很难。
08-31 2372
开始之前，我们首先来看一下什么是时钟门控（clock gating）技术，顾名思义就是。那么为什么需要控制时钟的通断呢？主要基于以下几个原因。首先，随着工艺的发展和设计规模的增大，关于时钟树，可能前端的同学不熟悉，简单说几句，SoC的时钟一般是参考时钟经过PLL和数字分频器输出的，。这时候任何一个单一的cell都不可能有这么大的驱动能力，。整个的时钟树大概长成下图这样，如果我们的芯片在不工作时，PLL依然有clock输出的话，那整个时钟树依然产生很大的功耗。接下来我们再看一下边沿触发器的结构图。
静态时序分析—门控时钟检查（clock gating check）
m0_61544122的博客
08-14 8037
clock gating check的条件与类型
FPGA时钟之gated-clk设计
optimistic striver的博客
04-13 5153
Gated ClockASIC designs typically gate clocks to conserve power, with custom clock trees defined for each individual tree. The solution is to separate the gating from the clock inputs, and combine ind...
clock-gating整理
热门推荐
d_b_的博客
09-29 1万+
文章目录clock gating 理解1、latch双稳态器件常见锁存器结构SR锁存器D锁存器2、clock gating(clock low-active) latch + AND gating 电路(clock high-active)latch + OR gating 电路 clock gating 理解 1、latch 参考：https://www.cnblogs.com/IClearner/p/6443539.html 双稳态器件 稳定状态为0或1两种 举例：交叉耦合反相器 假设初始Q为1，则可
DC综合基本概念-identify_clock_gating
weixin_52822919的博客
03-22 382
DC综合，identify_clock_gating
clock gate spec
weixin_42614350的博客
03-29 906
clock gate specclock gate distributioncombinational clock gatingIntegrated Gated Clock Cells（ICG Cell） clock gate distribution clock gate 有两种实现技术， combinational clock gating 和 sequential clock gating，其中 combinational clock gating 是由dc工具在综合时自动添加的，而sequenti
综合时自动插入Clock gating来减小面积和功耗.docx
08-29
自动插入Clock gating来减小面积和功耗 Clock gating 是一种...同时，需要注意的是，自动插入 Clock gating 也需要考虑到插入门控时钟单元对系统的影响，例如需要关心门控时钟单元的测试功能是在 latch 前还是后。
每天学命令<report_clock_gating_check>
Tao_ZT的博客
03-01 2044
report_clock_gating_check[object_list][-viewview_name][{> | >>}file_name]这...
ic基础|时钟篇03：低功耗技术之——门控时钟clock gating及锁存器latch的避免
最新发布
demayiya的博客
05-21 2766
以上就是时钟门控及latch的相关内容了，顺便一提，在我们的实际项目中，工艺库一般都会提供这种时钟门控模块，其中已经写好了时序约束，可以直接调用，不需要自己手动的搭建。不过身为一个合格的设计师对于这类模块的原理还是需要掌握的~如果你喜欢这篇文章的话，请关注我的公众号-熊熊的ic车间，里面还有ic设计和ic验证的学习资料和书籍等着你呢~欢迎您的关注。
【chatGPT】我：在synopsys DC中，identify_clock_gating 是一条什么样的指令，有什么作用?
weixin_42942135的博客
02-04 1380
我与chatGPT交流一些关于EDA_flow的问题
双时钟脉冲电路 Multisim 12.0可以直接打开
12-09
用Multisim 12.0做的小电路仿真，使用了JK触发器和几个逻辑门
关于时钟门控
qq_37704014的博客
08-14 2758
门控时钟
嵌入式开发 3 - 时钟电路与时序
slismy的博客
09-23 408
1、8051单片机并行I/O口 8051的四个端口均是双向的，每个端口由一个锁存器（特殊功能寄存器P0-P3）、一个输出驱动器和一个输入缓冲器组成。 8051的I/O结构： P0口的结构： P0口是三态双向口，称地址/数据总线口。 P0口用输出外部存储器的低8位地址。（高8位用P2） 由于数据和地址是分时输出，故应在外部加锁存器将此地址数据锁存，地址锁存信号用ALE。 P0用于读/写外部数据存储器的数据 当不需要读写外部存储器时，P0口可用作普通的I/O输出端口，此时，需要上拉电阻 P0口可驱动8个LST
数字IC前端学习笔记：门控时钟
前进，才知道自己的渺小
10-18 2171
门控时钟(clock gating)技术作为一种传统的动态低功耗技术被广泛应用于现在的数字集成电路设计中，这是RTL级别的低功耗优化技术。门控时钟即使用逻辑门电路控制时钟的开启和关闭，当芯片上某一模块的功能不需要工作时，如芯片上的USB模块或SPI接口模块没有使用时，可以使用门控信号停止这些模块的时钟，有效降低了时钟树上的功耗和信号翻转率。
低功耗设计之门控时钟
qq_35396239的博客
09-28 2249
1. 在必须使用门控时钟的时候，需要遵循一个原则：门控时钟的输出只能跟着时钟信号进行跳变，而不能跟着控制信号进行跳变，也就是说对于用NAND Gate或者AND Gate实现的门控时钟，控制信号只能在时钟的低电平处进行跳变；对于用OR Gate或者NOR Gate实现的门控时钟，控制信号只能在时钟的高电平处跳变 2. ...
钟控触发器
linuxheik的专栏
04-26 4453
钟控触发器 钟控触发器的触发方式 　　按触发器组成结构可将时钟触发器分为四种：电位、维阻、边沿、主从四种。其中电位式触发器结构最简单，前述的四种不同功能的触发器RS、D、JK、T，是按电位式触发器来描述的。这里介绍其它结构形式的RS或D或JK或T触发器。1.电位式触发器的缺陷 　　电位式触发器在CP为高电平期间，能接收控制输入信号。在高电平时，如果输入信号发生多次变化，触发器也会发生相应的多次...
门控时钟电路
wudpekerlily的博客
03-05 466
门控时钟电路
门控时钟及其思考
weixin_42415266的博客
07-02 4085
这篇文章学习所谓的门控时钟。
门控时钟：Clock fating
carrotbanana的博客
09-05 1309
门控时钟是低功耗设计的一种方法，在数据无效时将寄存器的时钟关闭，以此来降低动态功耗。主要应用于低功耗领域。具体实现为：在寄存器输入数据无效时，将寄存器输入时钟置0。
一文详解时钟门控(clock gating
02-01
时钟门控（Clock Gating）是一种在数字电路中用来降低功耗和提高性能的技术。简言之，时钟门控就是在不需要周期性运行的逻辑电路上引入门控信号，以控制时钟的输入，从而节约功耗和减少信号延迟。 首先，时钟门控的...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值