Metal知多少？

Metal知多少？

陆陆续续讲完了器件和器件在工艺的寄生的专题，接下来我们就来看一看连接器件和实现电路功能的金属线metal。
Metal金属线是为了传输电流，因此主要需要从解决和减小它的（寄生）电阻、（寄 生）电容方面多做考虑。（寄生）电感一般忽略，高频电路除外。
主要从两个方面分析解决

1. 电路方面

 A、 如果所用金属线，主要是流过电流（如电流镜 MOS 管的漏极连线、功率 MOS 管的漏极等）。在这种情况下金属连线的寄生电阻越小越好，此时需要金属导线尽可能的宽，以减少寄生电阻，降低导线压降IR。

B、 如果所用金属线是用于高频信号，如clock 等，金属连线不能太宽，否则寄生电容过大，影响频率。此时信号还应加shield 信号线。

C、其他低频控制信号，如 enable 、able 等信号，这些信号通常接 MOS 管的栅极，流过的电流很小，这些金属连线宽窄（寄生电容、寄生电阻）不是很重要，不需要过多考虑。

2. 版图方面 (在考虑金属线周围环境的前提下)

A、 对于走大电流的信号线，从电路方面越宽越好，但从版图方面很宽的金属线由于受到工艺、物理条件等的制约会受到限制。过宽的金属线，由于高温、应力等影响，会翘起变形甚至折断。所以很宽的金属线需要打 slot，slot的尺寸因各个工艺厂的工艺不同而有区别。 另外，由于趋肤效应，电流走金属表面和边缘，金属线太宽也不好，这样金属的线上电流分布不均匀。电流很大时应采取两种方式排布金属线：同层金属线并联（类似很宽金属线打slot）；不同金属线并联，过孔要尽可能多打，节省面积。

B、 不同层金属导线的连接，要尽可能打更多的通孔via，以减少寄生电阻。过孔尺寸和个数最少的情况因电路和工艺而定。

C、 越靠近 AA（有源区）的金属例如 M0，尽量不要从上面经过MOS 管、敏感电阻等器件。因为在金属线的工艺后期处理中（高温溅射、刻蚀、退火等）会影响这些器件的性能。尽可能换用更高层的金属线。 另外：有些电路中专门需要用金属线做电阻的，宽度和长度需要单独考虑。

D，各层Metal的走线方向。是否奇数层横向偶数纵向，Metal连线从第四层开始等等。

       综上所述考虑电路和版图方面的分析解决

再看下模拟版图中常见的大电流金属线的情况

我们为什么要走很宽的金属 Metal 呢？

原因无非是电路要求电流的承载能力要达到很大。常见的地方如：电源线、 功率开关管上连线、芯片的地线等，这种线会走的很宽。如果我们直接用很宽的 Metal 线，后果是随着温度的升高，大块的金属中间会拱起来（热胀冷缩），这样会破坏绝缘层，损坏芯片。即使运气好，芯片没有被损坏，久而久之，这根金属也有很大可能会断掉，运气不好的就直接断掉了。断掉的后果大家都懂的——直接断路。

如何解决宽金属的问题呢？

想必这是大家最为关心的事情。大家都知道要打slot（槽，有 slotrule,品字形，顺着电流开），slot 打了之后，即便是金属断掉了，也不会全断。一种方法：是把金属重叠着走，这个当然需要足够的金属层，就是采取不同金属层的并联。另一种方法：如果是只用一层金属的话，可以直接将宽金属线拆分成多条细金属并排（最细的金属线要满足 design rule），类似于金属并联，其实也可以理解成 MetalBus（总线）。

注意金属密度问题

还有一点，金属宽度会造成金属密度过大，影响金属覆盖率。金属的覆盖比例 Metal ratio：30%-55%之间为最佳（根据所用工艺而言），比例偏离的话，铝腐蚀就不好，不干净或过腐蚀。不知道大家在交 GDS 的时候有没有修改这个 DRC 错误，这个会直接影响产品良率，我们都是修改 OK 之后交的，所以也应该注意这个问题。

那如何选择金属宽度，来避免EMIR，（EM电流应力和IRdrop）呢？

EM电迁移问题

金属电迁移问题用来表示导致芯片上金属互连线断裂、熔化等的一些失效原因。当电子流过金属线时，将同金属线的原子发生碰撞，碰撞导致金属的电阻增大，并且会发热。在一定时间内如果有大量的电子同金属原子发生碰撞，金属原子就会沿着电子的方向进行流动。这将会导致两个问题：第一，移动后的原子将在金属上留下一个空位，如果大量的原子被移动，则连线断开；第二，被移动的原子必须停在某一个地方，如果这些原子停在某个地方使别的金属连线短路，则芯片的逻辑功能就被改变，从而发生错误。

电迁移是一个长时间的损耗现象，常常表现出经过一段时间后芯片有时序或功能性错误。如果芯片中某一根连线是唯一的，那么当发生电迁移问题以后，会导致整个芯片的功能失效。如果一些连线本来就有冗余设计，例如电源网络，当发生电迁移问题后，其中的一部分连线会断开，而其它部分的连线就会承受较大的IR压降问题。如果因为电迁移而导致了线路间的短路，那整个芯片就失效。

IRdrop

IR压降是指出现在集成电路中电源和地网络上电压下降或升高的一种现象。随着半导体工艺的演进金属互连线的宽度越来越窄，导致它的电阻值上升，所以在整个芯片范围内将存在一定的IR压降。IR压降的大小决定于从电源PAD到所计算的逻辑门单元之间的等效电阻的大小SoC设计中的每一个逻辑门单元的电流都会对设计中的其它逻辑门单元造成不同程度的IR压降。如果连接到金属连线上的逻辑门单元同时有翻转动作，那么因此而导致的IR压降将会很大。然而，设计中的某些部分的同时翻转又是非常重要的，例如时钟网络和它所驱动的寄存器，在一个同步设计中它们必须同时翻转。因此，一定程度的IR压降是不可避免的。
IR压降可能是局部或全局性的。当相邻位置一定数量的逻辑门单元同时有逻辑翻转动作时，就引起局部IR压降现象，而电源网格某一特定部分的电阻值特别高时，例如R14远远超出预计时，也会导致局部IR压降；当芯片某一区域内的逻辑动作导致其它区域的IR压降时，称之为全局现象。
IR压降问题的表现常常类似一些时序甚至可能是信号的完整性问题。如果芯片的全局IR压降过高，则逻辑门就有功能故障，使芯片彻底失效，尽管逻辑仿真显示设计是正确的。而局部IR压降比较敏感，它只在一些特定的条件下才可能发生，例如所有的总线数据同步进行翻转，因此芯片会间歇性的表现出一些功能故障。而IR压降比较普遍的影响就是降低了芯片的速度。试验表明，逻辑门单元上5%的IR压降将使正常的门速度降低15%。

金属宽度首先要满足电流条件，一般规则上都有明确说明。

静态电流经 验值大概 1.5mA/um（有的是 1mA/um，根据具体工艺而言），但高温、大电流、 台阶等情况下会有所下降，大概 1mA/um（有的是 0.6-0.8mA/um，根据具体工艺 而言）这里指的是通常情况。

     静态电流密度的大小主要受电迁移、趋肤效应、金属材质等问题的影响。而动态电流大小对应的宽度一般规则上也会写明，通常会以能量、峰-峰值、 均值等来衡量，动态电流密度的大小也主要受电迁移、趋肤效应、金属材质等问题的影响。对应不同的情况需要满足不同的约束。在满足电流的约束条件后，就需要考虑信号频率的因素了，频率越高的信号走线适当要细，因为寄生电容影响较大。

     如果需要流过很大电流，则需要很宽的金属，一般工艺规则都会规定最小与最大的金属宽度，最大的金属宽度是要防止电流不均匀导致电迁移、趋肤效应以及发热不均匀的问题，当然还有热胀冷缩的问题。此外，过宽的金属会使得中间部分略有下沉导致平坦化的问题，所以需要在过宽金属上打 slot。注意，工艺规定的最大线宽不会直接写出来，而是通过 slot 的规则隐含其中。比如规定很宽的金属在里面超过多少间距要打 slot，这里规定的间距其实就是最大的金属线宽，另外有些工艺规则会规定不同层的金属有不同的最大宽度。

 

NOTE：同时在深亚微米工艺版图中也分动态和静态的EMIR。

静态EMIR一般时指的时待机状态下所需功耗EMIR能录，按照电路设计需求，线宽按验值大概 1.5mA/um（有的是 1mA/um，根据具体工艺而言）来走。

动态EMIR一般指的电路工作状态下所需功耗EMIR能力通常会以反转频率，性能峰-峰值，平均值来衡量，线宽会在静态经验值上都有所加宽。

 28nm 以下工艺VIRTUOSO工具都提供EMIR的计算工具，静态EMIR可以版图工程师自己完成，动态EMIR需要电路设计工程师加电路激励才能用工具得出结果。然后针对其结果修改。