zedboard第七课（IOMEM映射，将BRAM映射到AXI地址空间）

VGA的HSYNC和VSYNC，调整的是像素的位置，或者说，是framebuffer中的数据指针。
Hsync，将数据指针复位到行首，Vsync，将数据指针复位到帧首。接收数据时，每一个时钟到来，数据指针会加一。如果没有HSYNC和VSYNC调整指针位置，将无法对像素数据实现定位映射。
VGA驱动模块，分为几个部分来实现逻辑。
第一部分，是控制逻辑生成，即HSYNC和VSYNC。用counter即可。
第二部分，是数据获取逻辑，即framebuffer。用DPram可以。这个模块读DPRAM。

使用工具BMPToCOE或者BMP2DATA可以将图片转换成ROM内容所需要的格式COE。或者C代码的H文件。
将VGA_CTRL包装，可以和M_AXI交互。
VGA_CTRL右侧设计成VGA的驱动逻辑，包括HSYNC和VSYNC，以及从DPRAM的PORTB读数据，这样就形成了VGAOUT的时序逻辑。
VGA_CTRL左侧设计成M_AXI的USERLOGIC接口形式。当M_AXI有WRITE操作时，会更新相应的SLV_REG。而USERLOGIC则根据AXI的WRITE操作，产生相应的控制逻辑，并获取WDATA，送到VGA_CTRL的左侧逻辑接口，实现对DPRAM的PORTA的写数据。
VGA_CTRL左侧，设计成类似于STREAM的接口形式，即写入地址是自增的，所以无需在写入数据同时指定地址，但是提供了调整BASEADDRESS的功能。所以，AXI接口，一共提供了两个REG，一个用来刷新BASEADDRESS，一个用来刷新BUFFERDATA。
当AXI写操作了BASEADDRESS这个REG时，USERLOGIC识别这个REG的地址，并RESPONSE，生成对应的控制逻辑和操作逻辑。
当AXI写操作了BUFFERDATA这个REG时，USERLOGIC识别这个REG的地址，并RESPONSE，生成对应的控制逻辑和操作逻辑。

对应的，PS侧，需要有相应的驱动程序，对这两个REG进行操作。并将基本操作封装成合适的用户函数，方便使用。
绘图函数，遵循一定的架构。
DrawPoint，用来绘制特定的坐标的点。
DrawRectangle，用来绘制特定的区域的点。利用DrawPoint循环完成。
ShowChar，用来在一个区域内，绘制特定的图形，显示成字符。这需要字库的支持。字库就是一个特定的常数数组。需要绘制某个字符，就找到对应的常数数组。利用DrawPoint循环完成。
ShowString，用来在一个区域内，绘制特定的图形，显示成字符串。利用ShowChar循环完成。
ShowImage，用来在一个区域内，绘制特定的图形，显示成图片。这需要FrameBuffer。FrameBuffer是一个数组，填入了整屏的逐点数据。数据以类似STREAM的形式，传输给PL。

如果要实现直接读写点数据，就要改造M_AXI。
在基于REG的AXI访问中，更关注的是访问过后，寄存到REG中的数据，我们将这些REG中的数据，传输给USERLOGIC。
如果实现直接读写，就要将AXI读写的总线空间，映射到BRAM中，进行物理地址变换。
此时要关注AXI上传送的AWADDR，这是BRAM在PORTA上要写入的地址，将AWADDR变换后的结果，作为BRAM的PORTA的地址。还有AXI上传送的WDATA，这是BRAM在PORTA上要写入的数据，将WDATA变换后的结果，作为BRAM的PORTA的数据。
实现了映射之后，对AXI总线空间中的地址单元的读写，将被USERLOGIC接收，并跟随处理为对BRAM的地址空间中的地址单元的读写。此时，对AXI总线的地址空间的读写，就映射成为对FrameBuffer的地址空间的读写。
来看看S_AXI是怎么控制总线行为的。

always @( posedge S_AXI_ACLK )
	begin
	  if ( S_AXI_ARESETN == 1'b0 )	    
	      axi_awready <= 1'b0;	   
	  else
	    begin    
	      if (~axi_awready && S_AXI_AWVALID && S_AXI_WVALID)     
	          axi_awready <= 1'b1;     
	      else            
	          axi_awready <= 1'b0;	       
	    end 
	end  

always @( posedge S_AXI_ACLK )
	begin
	  if ( S_AXI_ARESETN == 1'b0 )	
	      axi_wready <= 1'b0;   
	  else
	    begin    
	      if (~axi_wready && S_AXI_WVALID && S_AXI_AWVALID)
	          axi_wready <= 1'b1;
	      else       
	          axi_wready <= 1'b0;      
	    end 
	end  

assigassign slv_aw_latch_en = ~axi_wready && S_AXI_WVALID && S_AXI_AWVALID;
assign slv_reg_wren = axi_wready && S_AXI_WVALID && axi_awready && S_AXI_AWVALID;

axi_awready和axi_wready的控制，是基于S_AXI_AWVALID && S_AXI_WVALID两个VALID信号来的，用来控制AW总线的行为，只有AW和W两个总线均检测到VALID时，才会使axi_awready和axi_wready有效一个周期。
利用两个ready信号，可以同步AW总线和W总线的节奏，无论是谁先VALID，都要等另一个也VALID，否则S_AXI不会响应READY。
slv_reg_wren，是作为指示信号使用的。用来控制W总线上的数据的寄存时机。只有当AW总线和W总线均出现VALID和READY时，才寄存W总线上的数据。
S_AXI成功读取一个W总线上的数据，至少需要两个周期，第一个周期，（READY LATCH ADDR STEP），检测到AW总线和W总线均VALID，然后拉高两个READY，同时锁存AW总线上的地址，第二个周期，（LATCH STEP），检测到两个VALID和两个READY，锁存W总线的数据，同时，对端的M_AXI也会检测到这个LATCH STEP，然后更新W的数据和AW的地址。

always @( posedge S_AXI_ACLK )
	begin
	  if ( S_AXI_ARESETN == 1'b0 )  
	      axi_awaddr <= 0; 
	  else
	    begin    
	      if (~axi_awready && S_AXI_AWVALID && S_AXI_WVALID)	       	         
	          axi_awaddr <= S_AXI_AWADDR;	    
	    end 
	end       

axi_awaddr是对AW总线的寄存，是基于S_AXI_AWVALID && S_AXI_WVALID两个VALID信号来的，只有AW和W两个总线均检测到VALID时，并且axi_awready尚未做出响应是，才会寄存AW总线的当前值。

always @( posedge S_AXI_ACLK )
	begin
	    if (slv_reg_wren)
	      begin
	        case ( axi_awaddr[ADDR_LSB+OPT_MEM_ADDR_BITS:ADDR_LSB] )
	          2'h0:
	                slv_reg0[(byte_index*8) +: 8] <= S_AXI_WDATA[(byte_index*8) +: 8];	            
	          2'h1:          
	                slv_reg1[(byte_index*8) +: 8] <= S_AXI_WDATA[(byte_index*8) +: 8];          
	          2'h2:	           
	                slv_reg2[(byte_index*8) +: 8] <= S_AXI_WDATA[(byte_index*8) +: 8];          
	          2'h3:	          
	                slv_reg3[(byte_index*8) +: 8] <= S_AXI_WDATA[(byte_index*8) +: 8];         
	        endcase
	      end
	end    

在slv_reg_wren的控制下，完成LATCH STEP。将W总线的数据，分发锁存到对应的slv_reg中。

再来看S_AXI对读操作的控制。

always @( posedge S_AXI_ACLK )
	begin
	      if (~axi_arready && S_AXI_ARVALID)	  
	          axi_arready <= 1'b1;     
	      else      
	          axi_arready <= 1'b0;    
	end      

always @( posedge S_AXI_ACLK )
	begin
	      if (~axi_arready && S_AXI_ARVALID)     
	          axi_araddr  <= S_AXI_ARADDR;
	end      

always @( posedge S_AXI_ACLK )
	begin
	      if (  ~axi_rvalid &&S_AXI_ARVALID &&axi_arready)              
	          axi_rvalid <= 1'b1;     
	      else if (axi_rvalid && S_AXI_RREADY)	    
	          axi_rvalid <= 1'b0;
	end    
assign slv_reg_rden = axi_arready & S_AXI_ARVALID & ~axi_rvalid;

axi_arready的控制，基于S_AXI_ARVALID，当AR总线VALID时，使得axi_arready有效一个周期，产生对AR总线的响应。
axi_araddr ，是对AR总线上的地址的寄存，当AR总线VALID时，且S_AXI并未响应AR总线时，寄存AR总线上的地址。
axi_rvalid的控制，基于S_AXI_ARVALID &&axi_arready，当AR总线VALID，且得到了S_AXI的响应时，使得axi_rvalid持续有效，发起R总线的握手。当检测到R总线上的S_AXI_RREADY响应后，撤销axi_rvalid。
slv_reg_rden，是作为指示信号使用的。用来控制R总线上的数据的寄存时机。只有当AR总线上的地址VALID并且得到了S_AXI的READY响应时，且R总线尚未发起握手时，才发出读使能信号。

always @(*)
	begin
	      case ( axi_araddr[ADDR_LSB+OPT_MEM_ADDR_BITS:ADDR_LSB] )
	        2'h0   : reg_data_out <= slv_reg0;
	        2'h1   : reg_data_out <= slv_reg1;
	        2'h2   : reg_data_out <= slv_reg2;
	        2'h3   : reg_data_out <= slv_reg3;
	        default : reg_data_out <= 0;
	      endcase
	end
always @( posedge S_AXI_ACLK )
	begin
	      if (slv_reg_rden)	      
	          axi_rdata <= reg_data_out;     // register read data	   
	end    

axi_rdata在slv_reg_rden的控制下，将数据选择器MUX的输出数据寄存输出到R总线上。

S_AXI成功输出一个R总线上的数据，至少需要两个周期，第一个周期，（ADDR READY LATCH STEP），检测到AR总线VALID，然后拉高ARREADY，并寄存AR总线上的地址，由于数据选择器MUX是组合逻辑，所以当AR被锁存后，MUX的输出就零延迟的切换到了对应的数据通道上。
第二个周期，（DATA VALID LATCH STEP），检测到AR总线上的VALID和READY，并且R总线上尚未发起握手，则拉高R总线的VALID，发起握手，同时把选择器MUX上的数据，锁存到R总线上去。拉高RVALID和锁存MUX是同时进行的。

我们对S_AXI的总线信号的使用，也是基于上述这些控制信号。
例如，我们将W总线的数据写入BRAM时，需要使用slv_aw_latch_en这个控制信号来锁存AW总线上的地址。而在下一个STEP，用slv_reg_wren这个控制信号，指示BRAM将LATCHED ADDR 和WDATA一起寄存到BRAM中去。

always @( posedge S_AXI_ACLK )
      if (slv_aw_latch_en)
                    bram_wraddr <= S_AXI_AWADDR ;
assign bram_wren = slv_reg_wren;

对应的，PS侧，驱动程序需要修改。由于在硬件层面实现了地址映射，所以驱动程序在进行IO时，就好像在读写内存一样。也就是IOMEMORY。
这里需要用到常见的几种内存操作的技巧。
例如，
1）绝对地址读写。（BaseAddress+Offset）
#define SET_FrameBuffer_PIX(x,y,d) *(volatile unsigned int * )(0x43c00000 + (y*640+x)<<2 ) = d
这个宏拟函数，实现和内联函数一样的功能。其作用在于把操作语句符号化，使一个具象的运算操作，具有抽象含义，可以做为行为描述。函数名本身就是用来做行为描述用的。

与之对应，DrawPoint， ShowImage，函数的操作都会做出相应的修改。

2）数组指针读写。（Pointer+Offset）
unsigned int *ptr_vga = 0x43c00000;
由于进行了IOMEMORY映射。所以可以用指针对FrameBuffer的基地址进行标记。然后利用指针进行内存读写。
unsigned int (* pvga)[640] = 0x43c00000 ;
这是更建议的指针标记方法。用一个二维指针标记一个二维数组的基地址。从而使得指针寻址可以进行二维寻址。