DDR2 MIG核与DDR3 MIG核使用区别

本文中所讲DDR2 MIG核是V5芯片的MIG核，DDR3 MIG核是K7芯片的MIG核。

一、建核区别

DDR2 MIg核的建立过程与DDR3 Mig核的建立过程基本内容都是一致。具体建核教程在相应的datasheet（ug086(DDR2 mig)、ug586(DDR3 mig)）中都有说明。

这里具体说一下DDR3 Mig核的特有属性。

1. clock period时钟周期，这个时钟周期跟DDR2 Mig核中的Frequency一样，都是DDR2的核心频率。建立DDR3mig核是我们选用400MHz。
2. PHY to Controller Clock Ratio:该选项的意思是物理接口时钟周期与控制器时钟周期（指的是用户时钟）之比，有2:1和4:1两种选择方案。我们选用4:1的方案。DDR2 Mig核不具备该选项。
3. Input Clock Period 这个时钟周期指的是输入给DDR3 mig核的输入时钟周期，该时钟经过mig核中的PLL分频和倍频后分别作为用户时钟和接口时钟。假如我们选用200MHz的输入时钟，那么经过PLL分频后用户侧时钟接口就是100Mhz，DDR3物理接口时钟就是400MHz。
4. DDR3 Mig核主要的用户接口及其含义如下：

   

二、仿真区别

在我们建立mig核之后，我们一般都会使用mig核自带的example design进行仿真，观察mig核能否正常工作。我们在建立核之后，在这个工程D:\isefile\DDR2_Mig_Core\ipcore_dir\Mig_core路径下（其中DDR2_Mig_Core是自定义的工程名字，Mig_core是自定义的mig核的名字），会有docs（里面主要是mig核的数据手册）、example design（用来测试仿真）、user design（用户使用）三个文件夹。在DDR2mig核中的example design和user design中的rtl和sim文件夹中都包含了仿真所用的.v，只不过example design中仿真数据的产生是在rtl文件下，而user design中仿真数据的产生是在sim文件夹下。因此，example design中所有