verilog刷题记录-异步复位的时候得是下降沿

今天在牛客刷题的时候，写的是一道异步复位T触发器的题目
其实题目不是很难，但是测试用例一直没通过，但是对比别人的代码又感觉主体部分一样，后来仔细一看发现自己的异步复位写的是上升沿，改成下降沿就顺利通过测试了，但是陷入沉思，为什么是下降沿呢，以前都没注意这个问题。
后来查阅资料才了解了，做个简单的记录：
“复位信号携程下降沿触发的原因是在数字电路中，信号的传输是以时钟位基准的。时钟信号通常是一个定时的周期性信号，用于驱动电路的操作。当时钟信号在上升沿的时候，电路会开始执行操作；而在下降沿时，电路会停止执行操作。因此当复位信号与时钟信号结合使用时，下降沿出发的复位信号可以确保在时钟信号的下一次上升沿到来之前，电路已经被完全复位，从而避免了不必要的错误。此外，下降沿触发的复位信号还可以在电路故障时，快速将电路回复到正常状态，提高电路的可靠性和稳定性。”
”如果把复位信号和时钟信号都写成上升沿触发，那么在复位信号和时钟信号同时上升沿的情况下，无法保证系统的正确性和稳定性。因为在上升沿时，电路元器件的输出可能会发生瞬态变化，导致电路状态不确定。因此会将复位信号写成下降沿触发，以确保系统在复位时稳定，而将时钟信号写成上升沿触发，以确保时序逻辑的正常工作”