Register slice

一、register slice
寄存器切片是非常常用的用来改善时序的工具。
通常有前向，后向，直通，双向等模式。
1.fwd前向模式，valid_dst和payload都延时一拍输出，ready_src则为bypass。
2.rev后向模式，valid_dst和payload都为bypass，ready_src则延时一拍输出。
3.bypass直通模式，valid_dst、payload、ready_src都是bypass。
4.full_regd_slice，valid_dst、payload、ready_src都延时一拍，由组合逻辑输出。
5.fwd2时序上等价于full，区别在于valid_dst和ready_src由纯寄存器输出。
6.rev2时序上等价于full，区别在于ready_src由纯寄存器输出。
fwd2封装于block内部，valid_dst和ready_src由纯寄存器输出，可与下游block握手。rev2封装于block内部，ready_src由纯寄存器输出，可与上游block握手。
二、时序逻辑与组合逻辑
时序逻辑一般使用非阻塞赋值，内部信号定义成reg，综合成时序逻辑。