Verilog基础：简单标识符和转义标识符

已于 2024-07-15 14:29:17 修改
阅读量569 收藏 19
点赞数 25
分类专栏： Verilog基础 文章标签： 数字IC fpga开发 Verilog
于 2024-07-15 14:19:56 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_45791458/article/details/140436528
版权

相关阅读

Verilog基础icon-default.png?t=N7T8https://blog.csdn.net/weixin_45791458/category_12263729.html?spm=1001.2014.3001.5482

        标识符(identifier)是一个为了引用而给一个对象起的名字。一个标识符可以是一个简单标识符，也可以是一个转义标识符。本文将对两者进行详细阐述。

简单标识符

        简单标识符是一个有限制的字符序列，由字母，数字，美元符($)，下划线(_)组成，区分字母大小写。下面给出了简单标识符的命名限制。

  • 序列的第一个字符不能是数字或美元符。
  • 序列不能和Verilog中的关键字同名，下表列出了Verilog中的关键字。

  • 简单标识符的最大长度至少为1024，取决于具体实现。

        下面给出了一些简单标识符的例子。 

test      \\ 正确
data_bus  \\ 正确
dollar$   \\ 正确
_bus3     \\ 正确
*****************************************
1data_bus \\ 以数字开头，错误
a signal  \\ 包含空格，错误
data@bus  \\ 包含特殊字符，错误
module    \\ 与关键词冲突，错误

转义标识符

        转义标识符也是一个序列，这个序列的开头字符必须是反斜杠(\)，这个序列的最后一个字符是空白(空格、制表符或换行符)。序列中可以包含任何ASCII字符集中的除(space)外的可打印字符（以10进制说，即从33到126的字符）。

        尽管转义标识符的开始、结尾字符固定，但其实它们并不认为是转义标识符的一部分，只是为了标志着这是一个转义标识符。

        下面列出了一些转义标识符的例子。

[tab]表示制表符
\1test[tab]      \\ 正确
\te%st[tab]      \\ 正确
\module[tab]     \\ 正确
\test[tab]       \\ 正确，且与test等价，这出现在escaped identifier也是一个合法的simple identifier时
\a_reg[0][tab]   \\ 正确，注意：此时的[0]也是标识符的一部分，这和选中a_reg标识符的第0位是有区别的

        上面的最后一个例子可能用过DC的读者会遇到，因为默认情况下，DC在综合后可能会将向量信号(BUS)展开为单比特信号，此时这个信号由含有中括号的转义标识符表示，因此综合后的Verilog网表中，会出现反斜杠。这可以通过使用change_names命令，更改DC的命名规则，从而避免出现转义标识符。

日晨难再
关注
专栏目录
Verilog标识符与关键字
c17611255160的博客
08-03 7891
Verilog标识符与关键字 1、标识符： Verilog HDL中的标识符是指用来声明数据，变量，端口，例化名等除关键字外的所有名称的组合。如：input a, 这里a就是一个标识符，用来代表一个输入端口的名称。 Verilog HDL中的标识符(identifier)可以是任意一组字母、数字、$符号和_(下划线)符号的组合，但标识符的第一个字符必须是字母或者下划线。另外，标识符是区分大小写的。 下面所示都为合法的表示符： Count, count, a, y, _mem, ab0, x$, o
[Verilog学习笔记]①基础知识
RealCoder的博客
05-27 744
目录一、Verilog HDL语言要素1.空白符：2.注释符3.标识符4.转义标识符5.关键字5.数值二、数据类型1.物理数据类型1.1连线型2.1寄存器型2.连线型和reg型数据类型的声明3.抽象数据类型三、运算符和表达式四、模块的基本概念1.模块的基本概念2.端口 一、Verilog HDL语言要素 1.空白符： 空白符包括空格符(\b)、制表符(\t)、换行符和换页符。在编译和综合时，空白符被忽略。 2.注释符 单行注释： // 多行注释: /*开始 */结束 (Verilog HDL由C语
Verilog学习笔记（二） 基本要素1.标识符、注释和格式
qq_75189812的博客
08-18 726
Verilog HDL中的标识符(Identifier) 是由任意字母、数字、$符号和_(下划线)符号的组成的字符序列，但标识符的第一个字符必须是字母或者下划线。6. wire/reg：用于定义信号的类型（wire信号定义和reg信号定义），wire表示连续信号，reg表示时序信号。2. assign：用于创建一个组合块，其中的代码会按照组合逻辑规则执行，产生wire信号语句的关键字。1. always：用于创建一个时序块，其中的代码会按照时序规则执行，产生reg信号语句的关键字。
Verilog 标识符和转义标识符
qq_38573940的博客
07-17 5585
内容 在 Verilog HDL中，标识符（ Identifier）被用来命名信号名、模块名、参数名等，它可以是任意一组字母、数字、$符号和（下划线）符号的组合。应该注意的是，标识符的字母区分大小写，并且第一个字符必须是字母或者下划线。 以下标识符是合法的： 以下标识符是不合法的： 为了使用标识符集合以外的字符或标号， Verilog HDL规定了转义标识符。采用转义标识符可以在一条标识符中包含任何可打印的字符。转义标识符以“\”（反斜线）符号开头，以空白结尾（空白可以是一个空格、一个制表字符或换行符）
EDA/PLD中的Verilog HDL中的标识符
12-09
Verilog HDL中的标识符(identifier)可以是任意一组字母、数字、$符号和_(下划线)符号的组合，但标识符的第一个字符必须是字母或者下划线。另外，标识符是区分大小写的。以下是标识符的几个例子：CountCOUNT //与Count不同。_R1_D2R56_68FIVE$　　转义标识符(escaped identifier )可以在一条标识符中包含任何可打印字符。转义标识符以\ (反斜线)符号开头，以空白结尾（空白可以是一个空格、一个制表字符或换行符）。下面例举了几个转义标识符：\7400\.*.$\{******}\~Q\OutGate 与OutGate相同。　　最后这个例子解
【Verilog】Verilog基础知识整理
秃头仔仔-安凯雯的博客
07-28 2028
Verilog HDL和VHDL - 共同特点 1. 能形式化地抽闲表示电路的行为和结构 2. 支持逻辑设计中层次与范围的描述 3. 可借用高级语言的精巧结构来简化电路行为的描述，具有电路仿真与验证机制，以保证设计的正确性 4. 支持电路描述由高层到底层的综合转换 5. 硬件描述与实现工艺无关 6. 便于文档管理 7. 易于理解与设计重用......
verilog语句
鬼故事的博客
03-06 1211
Verilog HDL中的标识符( i d e n t i f i e r )可以是任意一组字母、数字、 $符号和_(下划线)符号的 组合，但标识符的第一个字符必须是字母或者下划线。另外，标识符是区分大小写的。以下 是标识符的几个例子： C o u n t COUNT / /与C o u n t不同。 _ R 1 _ D 2 R 5 6 _ 6 8 F I V E $ 转义标识
FPGA数字电子技术复习笔记（一）verilog语法规则补充(语法篇2)（及ASIIC表）
贾saisai的博客
10-12 2551
通过学习数字电子技术（康华光 华中科技大学）总结。
IC验证必备的Verilog知识（一）：Verilog HDL基础知识
weixin_55225128的博客
09-28 2691
根据我的理解，将其分为三类：数学运算符（加减乘除取模，大于，小于，大于等于，小于等于，等，不等，全等，非全等），逻辑运算符（与或非），其他运算符。，逻辑与&&，逻辑或 ||），按每个bit位进行的逻辑运算（位反相~, 按位与&,按位或|，按位异或^，按位同或^~），其他（左移右移，条件运算符）。模块例化，.in1代表是的被例化模块的端口，而（）括号里面的是顶层模块的端口，instance1.in1这样显示出了被例化模块完整的端口路径，所以带.点的是被例化模块的端口。注释的内容在编译的时候会忽略。
verilog 转义标识符
06-12
在 Verilog 中，转义标识符用于表示特殊的字符或关键字。它们由反斜杠（\）和一个或多个字符组成。以下是一些常见的 Verilog 转义标识符： - \n：换行符 - \t：制表符 - \b：退格符 - \r：回车符 - \f：换页符 - \\...
【Verilog-19.3】define和undef的用法
Alfred的博客
02-19 7091
19.3 `define and `undef 提供了文本宏替换功能，可以使用有意义的名称来表示常用的文本片段。例如，在整个描述中重复使用一个常数的情况下，文本宏是有用的，如果常数的值需要改变，因为它只需要更改源描述中的一个位置。 文本宏工具不受编译器指令`resetall的影响。 19.3.1 `define 指令define为文本替换创建了一个宏。这个指令可以在模块定义的内部和外部使用。一个文本宏定义以后，通过使用(`)字符，后面跟着宏的名字，它可以在源代码描述中使用。编译器应该用宏的文本替换字符串`t
Verilog 入门（二）（Verilog 语言要素）
最新发布
myDarling_的博客
11-30 119
verilog 基本语言要素介绍
Verilog语法之`define、`undef
热门推荐
孤独的单刀
12-11 1万+
Verilog语法之`define、`undef
Verilog语言要素（三）
XDUryan的博客
03-12 1614
1 Verilog语言要素 1.3 常量（Constant Numbers） 规范原文如下： Constant numbers can be specified as integer constants or real constants. 实际上Verilog有3种类型的常量：  integer(整型)  real(实型)  string(字符串型) – unsigned integer constant 1.3.1 数量（Numbers） 规范原文截图如下： 1.3.2 整形常量（Integ
Verilog-语言要素和数据类型
Joyer_cc 的博客
03-29 1354
简介 本文将涉及verilog的设计方法，探索使用verilog hdl描述数字电路，探索verilog的语言特性。 内容总结于诚聘英才 > 在线课堂_西安电子科技大学微电子学院 【电子】Verilog硬件描述语言 西安电子科技大学 蔡觉平等主讲_哔哩哔哩_bilibili 语言要素和数据类型 语言要素 空白符：空格符(\b)，制表符(\t)，换行符，换页符 注释符： 单行注释：单行注释以“//”开始 多行注释：多行注释以“/*”开始，到“*/”结束 ...
verilog中escape identifer 的用法
woodhorse007的专栏
11-07 1249
verilog 中的标志符如果有“[”，“]”等符号，必须使用转义符号“/”。“”后跟随的所有可打印的ASCII码直到一个空白符（空格，tab，回车）作为标志符。/inst1/inst2[3]                 “inst1/inst2[3]”是标志符。注意：一定要用转义符号“/”作为字符串的开头。
Verilog HDL
weixin_44441263的博客
05-17 2233
由于该语言与C语言比较接近，因此在FPGA的学习里面我先选择学习它，在后面如果有时间还需要学习VDHL。而且国内一般用Verilog用的比较多。 它具有一下的描述能力：设计的行为特性、设计的数据流特性、设计的结构组成、包含响应监控和设计验证方面的时延和波形产生机制。 标识符 可以由任意顺序的字母、数字、美元符号和下划线组成，但第一个字符不能是数字或者美元符号，只能是字符或下划线，因为以美元符开始的标识符与系统的保留字冲突。 转义标识符：与C中一致。 空白符：包括空格、制表符、换行和分页符。它们出现在字符串里
Verilog HDL语言规范
Ekalos'blog
12-17 677
一、程序结构 使用Verilog描述硬件的基本设计单元是模块（module） 模块的结构如下： //模块声明 module<module_name>(port_name1,...port_namen);//端口定义也可以在模块声明类表中进行 　　//端口定义（端口是模块与外部模块信号传递的通道,分三类），定义同时需要声明数据类型 　　input<input_port_name&g...
评论 10
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

日晨难再

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值