Verilog :Rotate100 /100bit可左移右移移位寄存器

传送门：

Rotate100 - HDL视频 (01xz.net)https://hdlbits.01xz.net/wiki/Rotate100题目：

设计一个100bit的可左移/右移的移位寄存器，具有同步load和左/右移的功能。移位寄存器在左移或右移时，不舍弃某一bit位同时也不补0，需要循环。

• load：将data[99:0] 存至寄存器。
• ena[1:0] 信号选择是否移位和移位的方向
• 2'b01 右移一位
• 2'b10 左移一位
• 2'b00 和 2'b11不移动
• q：寄存器内的数据

以下为本人提供的代码，有更好的代码欢迎评论区提供：

module top_module(
    input clk,
    input load,
    input [1:0] ena,
    input [99:0] data,
    output reg [99:0] q); 
    always@(posedge clk)
        begin 
            if(load)
                q[99:0] <= data[99:0];
            else if(ena==2'b01) q[99:0] <= {q[0],q[99:1]};//right
            else if(ena==2'b10) q[99:0] <= {q[98:0],q[99]};//left
            else q[99:0] <= q[99:0];
        end 
    				
endmodule