Verilog随机数生成$random

 每次调用系统函数$random(seed)，都可以产生一个新的32位随机数。如果不设置seed，每次取得的随机数是相同的。也就是说，$random所产生的随机数，其实对于系统而言，不过是提前预设好的32位数据数组而已。我们使用$random产生的随机数，在seed一致的情况下（如果不设置seed就是一致），都是调用了系统中预设的同一套数据数组，因此它们的值总是一致的。

 

 

【语法结构】：

$random(seed);

 

【实例1】：

实例1：

reg[23:0]rand;

   rand = $random % 100;

    //产生一个 -99 ~ 99 范围的随机数，赋值给rand

 

【实例2】：

reg[23:0]rand;

   rand = {$random} % 100;

    //通过位拼接操作{}产生 0 ~ 99 范围的随机数，赋值给rand

 

【实例3】：

reg[23:0]rand;

  rand = min + {$random} % (max - min + 1);

    //产生一个在min, max之间随机数的例子