详解AXI4-Full接口（2）--AXI4-Full接口IP源码仿真及分析（Slave接口）

已于 2024-06-04 00:25:44 修改
阅读量6.5k 收藏 71
点赞数 41
分类专栏： FPGA接口与协议 文章标签： fpga axi4 axi4-full verilog xilinx
于 2021-11-28 21:46:16 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/wuzhikaidetb/article/details/121594798
版权
本文介绍了AXI4-Full接口的从机Slave接口IP的创建过程，源码分析及仿真波形。通过调用IP、源码解析和仿真结果展示，阐述了AXI4-Full接口在FPGA中的应用，重点讨论了写地址、写数据、读地址和读数据通道的握手和RAM操作。
摘要由CSDN通过智能技术生成

目录

写在前面

1、调用IP

 2、Slave接口的源码分析

3、仿真波形

3.1、AXI4-Full总线的仿真波形

3.2、从机IP的slave接口仿真波形

写在前面

        打包2个AXI4-Full接口的IP（一主一从），来对其提供的仿真和原始代码学习一番。限于篇幅，将分2篇文章写完，本文写AXI4-Full接口。AXI4-Full接口的源码基本与AXI4-Lite接口的源码一致，不过多了突发传输控制的相关信号，建议配合AXI4-Lite接口源码分析文章一并查看，有助于理解。

1、调用IP

        首先新建一个工程，然后点击Tools-----create and package new ip

        点击Next  

        选择选项4，点击Next，各选项含义：

了解本专栏 订阅专栏 解锁全文 超级会员免费看
孤独的单刀
关注
专栏目录
订阅专栏
详解AXI4-Full接口（3）--AXI4-Full接口IP源码仿真及分析（Master接口）
孤独的单刀
11-29 7273
通过本文您会学到：1、了解AXI4-Full的master接口；2、加深Xilinx的IP、仿真工具的使用；3、学习Xilinx的优秀源码。
详解并掌握AXI4总线协议（一）、AXI4-FULL接口介绍
主要分享学习中的知识和遇到的问题
08-01 1796
ARM 公司就在 1995 年推出了自己的总线——AMBA（Advanced Microcontroller Bus Architecture，高级微处理器总线架构），用于连接处理器、内存、外设和其他系统组件。AMBA总线标准包括多个子协议，其中最常见的是AHB（Advanced High-performance Bus）和APB（Advanced Peripheral Bus）。
AXI总线，ARLEN、ARSIZE、BURST LENTH的关系
最新发布
weixin_41230430的博客
08-20 726
在AXI3中，ARLEN支持从1到16的突发长度；在AXI总线中，ARLEN、ARSIZE和BURST LENGTH是三个关键参数，它们之间有着密切的关系，共同决定了突发传输的特性。共同决定突发传输特性：ARLEN、ARSIZE和BURST LENGTH共同决定了AXI总线突发传输的特性，包括传输的数据量、每次传输的字节数以及传输的总次数。与ARLEN的关系：如前所述，BURST LENGTH实际上是由ARLEN字段值加1计算得出的，即Burst_Length = ARLEN + 1。
AXI4 接口学习笔记
superC的博客
10-10 1923
Axi读传输 读传输包含命令通道和读数据通道， 读时序如下图所示， Axi写传输 写传输包含命令通道+写数据通道+写反馈通道 写时序如下图所示，需要特别注意的是，AXI-master可以主动拉低wvalid信号来暂停数据传输。 ...
AXI4---低功耗接口
意大利炮修理师的博客
04-24 855
图A9-6显示了请求进入低功耗状态的典型流程。图A9-7显示了请求退出低功耗状态的典型流程。
AXI4接口调试
qq_43628672的博客
02-09 3386
前言 开博的目的很简单，一来每天花点做个总结，感觉自己能顺畅的讲清楚了，也就算真的消化了，二来希望能通过坚持写点东西，提高一下老师眼里“意识流”的文风，总是有好处的。刚好前期师兄建议学习下AXI接口，这样以后遇到没用过的IP核，只要它支持AXI协议，拿来就能用，本着懒人图方便的原则，对AXI协议简单进行了...
FPGA-基于AXI4接口的DDR3读写顶层模块
qq_45248833的博客
11-08 1979
AXI4（Advancede Xtensible Interface 4）是一种高性能、高带宽的总线接口协议，用于在系统级芯片设计中连接不同的IP核（Intellectual Property）或模块。它是由ARM公司开发的，被广泛应用于各种SoC（System-on-Chip）设计中。AXI4接口协议定义了一组规范，用于描述数据传输、地址传输、控制信号和时序等方面的要求。它提供了一种灵活的、可扩展的接口，支持高性能和低功耗的系统设计。灵活性：AXI4接口支持多种传输模式，包括单个传输、突发传输和流传输。
AXI4协议之AXI4-Lite接口详解及实战
高阶近似的博客
03-25 9983
本文首先对AXI4总线协议进行了一个简单的介绍，然后使用vivado提供的模板创建了一个AXI4-Lite Master的接口，并生成了一个具有Master和Slave的代码实例，阅读该示例代码，进行修改后用于自己的项目。
详解AXI4-Full接口（1）--什么是AXI4-Full接口？
孤独的单刀
11-24 1万+
通过本文您会学到：什么事AXI-Full总线？
详解AXI4-Lite接口（2）--AXI4-Lite接口IP源码仿真及分析（Slave接口）
孤独的单刀
11-25 7321
通过本文您会学到：学会如何例化一个带有AXI4-Lite-Slave接口的Xilinx的IP核；对IP的底层源码进行拆分讲解；使用仿真工具验证AXI4-Lite-Slave接口的时序。
axi_full.zip
10-11
AXI-full总线主从仿真源码+时序图.可以直接加入vivado进行仿真、测试
详解AXI4-Stream接口（2）--AXI4-Stream接口IP源码分析及仿真
孤独的单刀
11-22 1万+
通过本文您会学到：如何对AXI4-Stream接口IP的源码进行分析
AXI4（AXI-full）总线详细介绍
热门推荐
梦 醉了谁的博客
06-17 3万+
AXI4（AXI-full）总线详细介绍1.1 什么是AXI1.1.1 zynq的三种AXI总线1.1.2 AXI的三种接口1.1.3 AXI协议1.1.3.1 AXI握手协议1.1.3.2 突发式读写1.2 AXI管脚说明1.3 读写传输实现过程1.3.1 读传输实现过程1.3.2 写传输实现过程1.4 AXI的数据结构 1.1 什么是AXI    总线、接口和协议，这三个词常常被联系在一起，但是我们要明白他们的区别。总线是一组传输通道，是各种逻辑器件构成的传输数据的通道，一般由数据线、地址线、控制线等
AXI4协议之AXI4-Full接口详解及实战
高阶近似的博客
04-06 6390
本文首先对AXI4总线协议进行了一个简单的介绍，然后使用vivado提供的模板创建了一个AXI4-Full Slave的接口，并生成了一个具有Master和Slave的代码实例，阅读该示例代码，进行修改后用于自己的项目。
【ZYNQ】AXI4总线接口协议学习
Z小旋
12-11 5183
本文带你详细的了解AXI总线协议，并且基于官方手册，能够提高你的手册阅读能力。 AXI 的英文全称是 Advanced eXtensible Interface，即高级可扩展接口，它是 ARM 公司所提出的 AMBA（Advanced Microcontroller Bus Architecture）协议的一部分
7 Series FPGAs Integrated Block for PCI Express IP核中基于64位事务层接口的AXI4-Stream接口设计（二）
u011565038的博客
05-27 1474
基于64位事务层接口的AXI4-Stream接口设计主要涉及信号定义、数据传输规则以及接口行为等方面。
AXI_05 AXI_FULL_IP的设计与验证
比特电子工作室
03-07 3514
由于该系列文章阅读有顺序性，所以请跳转至该系列文章第一篇从头开始阅读，并按照文章末尾指示按顺序阅读，否则会云里雾里，传送门在此： https://blog.csdn.net/qq_33486907/article/details/88289714 《AXI_01 《AXI总线系列文章》由来》 目录 1. AXI_FULL_IP 1.1 AXI_FULL_MASTER_IP设计 ...
DDR3 AXI4 IP核读写仿真实验（2）
weixin_48063618的博客
01-18 3249
比如我自己的一个项目就是数据采集相关，ADC是16位，转换出的数据存入DDR3之前先写进fifo，再读出128位的数据匹配ip 核的读写数据端口。先讲一下大概的工程架构：产生16位的自加数写进写FIFO中，当FIFO中的数达到一次突发长度后将其全部读出写进DDR3中，再检测到DDR3中数达到1024之后全部读出写入到读FIFO中，最后在顶层的读使能信号作用下将读FIFO的数全部读出，查看写入的自加数与读出的数是否符一直，符合则实验成功。clk_adc是产生自加数的时钟，也是写fifo的写时钟。
如何模拟apb slave 接口
07-28
要模拟 APB Slave 接口，您可以按照以下步骤进行： 1. 确定模拟器的需求：首先，确定您需要模拟的 APB Slave 接口的功能和特性。这将帮助您确定所需的模拟器功能和接口。 2. 设计模拟器接口：根据 APB Slave 接口的规范，设计模拟器的输入和输出接口。这可能包括地址线、数据线、控制信号线等。 3. 实现模拟器功能：根据设计的接口规范，实现模拟器的功能。这可能涉及数据传输、状态转换、存储等操作。 4. 编写测试程序：编写测试程序以验证模拟器的功能。测试程序应该模拟实际使用 APB Slave 接口的行为，并验证模拟器的正确性。 5. 调试和验证：使用测试程序对模拟器进行调试和验证。确保模拟器按预期工作，并与实际 APB Slave 设备进行交互。 6. 集成到系统中：将模拟器集成到您的系统中，以便进行整体系统级测试和验证。 请注意，具体的实现步骤可能因您所使用的开发平台、编程语言和工具而有所不同。以上步骤提供了一个基本的指导框架，您可以根据自己的需求和环境进行调整。
评论 16
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

孤独的单刀

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值