名称:4位比较器及28进制计数器设计Verilog代码VIVADO仿真(文末获取)
软件:VIVADO
语言:Verilog
代码功能:
基于 vivado设计一个对四位无符号的二进制数进行比较的电路,根据第一个数是否大于、等于、小于第二个数,使得相应的三个输出端(大于、小于、等于)输出值为“1”要求用与门、与非门、非门,异或门,或同或门组成
基于 vivid0设计一个以74161为核心的28进制计数器
1. 工程文件
2. 程序文件
3. 程序编译
4. RTL图
5. Testbench
6. 仿真图
1. 工程文件
2. 程序文件
3. 程序编译
4. RTL图
5. Testbench
6. 仿真图
部分代码展示:
//比较器 module comparator( input [3:0] A,//4位无符号数输入1 input [3:0] B,//4位无符号数输入2 output larger,//大于//A>B output lesser,//小于//A<B output equal//等于//A=B ); //-- ~A and ~B //-- not name(output,input) not inv0(iv0_o, A[0]), inv1(iv1_o, A[1]), inv2(iv2_o, A[2]), inv3(iv3_o, A[3]), inv4(iv4_o, B[0]), inv5(iv5_o, B[1]), inv6(iv6_o, B[2]), inv7(iv7_o, B[3]); //-- nand name(output,input list) nand nad0(nad0_o, A[0], B[0]),// ~(A0B0) nad1(nad1_o, A[1], B[1]),// ~(A1B1) nad2(nad2_o, A[2], B[2]),// ~(A2B2) nad3(nad3_o, A[3], B[3]),// ~(A3B3) nad4(nad4_o,iv0_o,iv4_o), nad5(nad5_o,iv1_o,iv5_o), nad6(nad6_o,iv2_o,iv6_o), nad7(nad7_o,iv3_o,iv7_o); //-- nand nad00(nad00_o,nad0_o,nad4_o), nad11(nad11_o,nad1_o,nad5_o), nad22(nad22_o,nad2_o,nad6_o), nad33(nad33_o,nad3_o,nad7_o); //-- nor nr0(nr0_o,iv0_o,B[0]), nr1(nr1_o,iv1_o,B[1]), nr2(nr2_o,iv2_o,B[2]), nr3(nr3_o,iv3_o,B[3]); //-- nor nr4(nr4_o,A[0],iv4_o), nr5(nr5_o,A[1],iv5_o), nr6(nr6_o,A[2],iv6_o), nr7(nr7_o,A[3],iv7_o); and ad0(ad3322_o,nad33_o,nad22_o), ad1(ad332211_o,ad3322_o,nad11_o);
源代码
点击下方的公众号卡片获取