HDLBits刷题合集—1 入门篇

HDLBits刷题合集—1 入门篇

HDLBits-1 Step one

欢迎来到HDLBits !
刚开始接触数字逻辑设计时，你可能会感到不知所措，因为你需要同时学习新的概念、新的硬件描述语言（例如Verilog）、几个新的软件包，通常还有一个FPGA板。HDLBits提供了一种方法来练习设计和调试简单的电路，只需单击“Simulate”即可。
设计一个电路需要几个步骤：编写HDL (Verilog)代码，编译代码生成电路，然后仿真电路并修复bug。

Writing Code

编写代码的最简单方法是在下面的“代码编辑器”框中编写代码。对这个问题，我们已经为你填写了大部分代码，你只需继续完成这个电路的代码。
单击“Simulate”来编译和模拟你的设计。

Compiling (Logic Synthesis)

使用Altera Quartus编译代码以生成电路。Quartus产生大量的信息。单击“Show Quartus messages”以显示/隐藏它们。减少警告的数量是一种很好的做法，但有时将它们全部删除是不实际的。

Simulation

模拟编译后的电路，以测试其功能是否正确。HDLBits使用ModelSim并行仿真你的电路和我们的参考解决方法，然后比较模块的输出。模拟报告了两件事情:

首先，它报告您的电路是否与参考电路完全匹配(零“mismatches”)或发生了多少“mismatches。不匹配是指电路的输出与参考的输出不匹配的样本数量。
其次，它可能产生时序图，