时序分析基本概念介绍<Timing Derate>

今天我们介绍的时序分析概念是timing derate. 我们可以称为时序增减因子。我们知道在芯片的生产过程中，由于刻蚀，不同点的温度，金属不均匀，串扰，晶体管沟道长度等影响因素，导致片上各个位置单元延迟不一样。因此，我们需要一个缩放因子来让设计更加严格。

timing derate是计算OCV的一种简单方法，在某单一条件（BC-WC）下，把指定path的delay放大或者缩小一些，这个比率就是derate。比如说：

-late 

setup ==> data path * 1.1

hold ==> clock path * 1.1

-early 

setup ==> clock path * 0.9

hold ==> data path * 0.9

以下图为例：

在setup check中，