Quartus中Technology Map Viewer(Post-Fitting)、Chip Planner和Time Analyzer联合使用

最新推荐文章于 2024-01-13 10:40:45 发布
最新推荐文章于 2024-01-13 10:40:45 发布
阅读量2.1k 收藏 11
点赞数 1
分类专栏： FPGA设计技巧 文章标签： fpga开发
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/clj609/article/details/121982031
版权

Quartus中常用工具如下图所示，下面介绍一下如何将Technology Map Viewer(Post-Fitting)、Chip Planner和Time Analyzer结合起来使用，以及如何进行布局约束。

[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-CkG0cyE3-1639653837413)(./pic/1.png)]

Technology Map Viewer(Post-Fitting)

当对代码进行全编译后，可以查看Technology Map Viewer(Post-Fitting)，此时看到图中信号都发生了变化，看这个图有什么用呢？目前我发现有 两个用处：

  • 当需要在Chip Planner中查看某个模块布局时，可以在Technology Map Viewer(Post-Fitting)找到该模块，然后右键进入Chip Planner。
  • 当要查看某条路径时序时，可以先在Technology Map Viewer(Post-Fitting)查看相应模块名称，然后在Time Analyzer中通过名称查找时序路径。

[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-zzCnvpOn-1639653837415)(./pic/2.png)]

Chip Planner

当要查看crc(13)布局时，进行如下操作。

[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-zCfO6ZJG-1639653837415)(./pic/3.png)]

在Chip Planner中显示crc(13)位置。

[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-NsMEpUqx-1639653837416)(./pic/4.png)]

Time Analyzer

当要查看state.receiving单元时，在Time Analyzer中点击Reprot Path，进入From，在路径中输入state.receiving，左右要加*，如下图所示，会找到state.receiving完整名称。

[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-QkNUWzvL-1639653837417)(./pic/5.png)]

进入后就可以查看该路径延时。

布局约束

如何将代码中实现的逻辑指定到特定LAB上实现呢？

打开Chip Planner

放大后，LAB如下图所示

[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-SAEIQy7P-1639653837418)(./pic/6.png)]

显示模块LAB名称

点击左侧Detailed Toolti

[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-oJApNy0t-1639653837419)(./pic/7.png)]

将鼠标放在LAB模块上，会显示该LAB模块名称。

[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-G1qlGQzP-1639653837419)(./pic/8.png)]

在qsf中加入约束

set_location_assignment MLABCELL_X161_Y39_N54 -to u_XX|a[0]

重新编译，可以看到a[0]通过指定LAB来实现。

公众号 硬码农二毛哥

硬码农二毛哥
关注
  • 1
    点赞
  • 踩
  • 11
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 0
    评论
专栏目录
Quartus ii TimeQuest Timing Analyzer Cookbook 分析
丶许凉辰
08-13 1320
资料来源：Altera官网文档，《Quartus ii TimeQuest Timing Analyzer Cookbook》
在Quartus软件Chip Planner中查看布线延迟
硬码农二毛哥的博客
11-15 2318
​ 在使用Quartus软件时，经常会用到TimeQuest进行时序约束和分析，Chip Planner用的并不多，但Chip Planner对了解FPGA布局布线后的结果非常有帮助，本文介绍在Chip Planner下如何查看布线延迟，通过这个例子可以逐渐熟悉Chip Planner。 ​ 在Chip Planner中查看布线延迟要分三个步骤，建立时序约束、查找时序路径和查看布线延迟。 在TimeQuest中创建时序约束 创建时序约束 创建Timing Netllist 代码综合后选Post
用Quartus II Timequest Timing Analyzer进行时序分析 ：实例讲解 (一)
Oh_my_God_L_C的博客
06-01 1756
一，概述 用Altera的话来讲，timequest timing analyzer是一个功能强大的，ASIC-style的时序分析工具。采用工业标准--SDC（synopsys design contraints）--的约束、分析和报告方法来验证你的设计是否满足时序设计的要求。在用户的角度，从我使用TimeQuest的经验看，它与IC设计中经常用到的比如prime time，time craft等STA软件是比较类似的。用过prime time或time craft的朋友是非常容易上手的。 在这一...
Quartus ii 使用教程
04-26
文档包含详细的chip planner 使用教程，以及quartus ii软件的情况。
CIOP*(Chip IO Planner)
qq_34110120的博客
09-29 523
•Check pin sequence file quality: direction, location, Height, IO attribute,…etc. •Extract IO connection of Netlist input. •Pin sequence modification and export completed pin sequence file. •Chip...
Vivado-post simulation
简单同学
12-01 2429
环境 Window 10专业版 Vivado 2017.4 建立vivado工程 打开vivado，点击菜单栏file，新建工程； 点击next，输入工程名称以及选择工程路径 点击next，选择默认RTL project即可 点击next，选择add files,添加RTL文件以及仿真文件； 点击next，这里没有添加时序约束...
Quartus-II使用教程---图形输入.rar_Quartus-II_quartus_quartus ii教程
09-23
Quartus-II是一款由Altera公司开发的综合、配置、编程和分析软件，主要用于FPGA...通过深入学习和实践本教程中的“Quartus-II使用教程---图形输入”，您将能够熟练掌握这一强大的设计工具，从而提升您的FPGA设计技能。
Quartus-II-9.0-使用初级教程.doc
06-21
Quartus Ⅱ是Altera公司开发的一款强大的电子设计自动化（EDA）工具，它主要用于 FPGA（Field-Programmable Gate Array）和 CPLD（Complex Programmable Logic Device）的开发。这款软件支持多种设计输入方式，包括...
Quartus-II软件使用教程PPT课件.ppt
11-24
4. 布局布线：Quartus II 软件使用 Floorplan 和 Chip Editor 工具对网表文件进行布局布线。 5. 分配器：Quartus II 软件使用 Assignment Editor 工具对器件进行分配。 6. 仿真：Quartus II 软件提供了仿真功能，...
Quartus-II-使用方法简略教程.rar_Quartus-II-使用方法简略教程_quartus_quartus II
09-23
Quartus-II是一款由Altera公司开发的综合、仿真、编程和配置软件，主要用于FPGA（Field-Programmable Gate Array）的设计与开发。这款工具提供了从设计输入、逻辑综合、时序分析到硬件编程的一站式解决方案。本教程...
Quartus-prime-standard-18.1-骏龙文件
12-21
Quartus_prime_standard_18.1_骏龙和谐文件 Quartus Prime Standard 18.1.0.625开发软件提供了系统级可编程单芯片（SOPC）设计一个...您现在可以使用 Verilog 语法将 Platform Designer 中的端口与线路级接口相连接。
基于Quartus II的fpga设计流程
qq_42903635的博客
10-24 1901
本文仅用于记录与学习。参考。
浅析QuartusII中的几种技术…
caoshunxin01的专栏
02-23 1272
原文地址：浅析QuartusII中的几种技术视图作者：沧海一粟 今天浅析一下软件中的几种视图，平时也许我们对他们的关注度不大，但是在实际中他们却是很有用的。 一、Timing closure floorplan(时序收敛平面） 如图1所示，在该图中可以看到以下内容：一、可以看到程序综合布线后在FPGA中实际占的位置 二、可以选择查看各个节点的扇入扇出，以及该节点与其他的延时，可以作为时序收敛调整
Quartus 软件界面介绍与部分使用技巧
最新发布
qq_37624854的博客
01-13 5034
内容太多，只能慢慢补充完善了~对一个软件的熟练掌握，不仅在于完成项目工程，还在于对一个软件的各个功能的位置与使用要熟稔于心（个人看法）。
verilog 自动售货机状态机实现_Verilog描述语言与电路模型(九)
weixin_28870939的博客
12-22 645
用Verilog文本描述硬件电路的框架已有，现在我们对FPGA开发中最常用的计数器模型做详细的介绍。因为FPGA是并行工作的，而算法的本质却是在有限的步骤下完成我们需要的功能，有限的步骤就说明有先后，有先后就要有时间的概念，我们需要区分先后，FPGA中最常用的就是状态机(后面我们会详细探讨)，今天我们来讨论计数器。我的理解计数器也是一种特殊的状态机，计数器以系统时钟为基准源，根据时钟的个...
【深入浅出玩转FPGA学习3-----基本语法】
暮雨中的坚果的博客
06-29 629
大多数的FPGA是基于4输入LUT的结构，本文就是通过观察Quartus II的Technology Map Viewer来探讨4输入LUT。 下面的代码只是实现一个很简单的4输入与功能，每个时钟的上升沿锁存一次4个输入的与操作结果即作为输入。 如图所示，从Quartus II的Technology Map Viewer里可以看出这个设计耗用了FPGA内部一个4输入的LUT和一个触发器。 下面再看看5输入与操作 编译后的资源消耗如何呢？如图所示。 两个4输入LUT和一个触发器，看到这，大家就应该明白FP
quatus2下调试利器SignalTap的详细使用教程
塔克拉玛与大兴安岭的博客
04-21 4231
1.1对于 FPGA 开发者而言 SignalTap II 的出现解决了 FPGA 设计中信号分析的难题，SignalTap II 全称为 SignalTap II Logic Analyzer，从名称上可以看出它本质上就是一个逻辑分析仪，不同的是它是免费的：硬件部分用 FPGA 内部资源实现，软件集成在了 Quartus II中。它可以对 FPGA 的输入输出管脚及任意内部信号进行逻辑分析，能迅...
Quatrus中使用SignalTap
潘家皓的博客
03-16 1368
新建SignalTap 在Quartus里点击Tools，下拉框中选择SignalTap II Logic Analyzer 点开后的界面如下： 1.选择硬件： 再选择.sof文件： 选择工程下的.sof文件： 2.选择时钟： 3.选择时钟的Filter类型： SignalTap II:pre-synthesis和SignalTap II:post-fitting都可以。 默认选择SignalTap II:post-fitting。 然后点击List。 选择PIN_G21，即50M的CLK。
chip planner使用
wangyanchao151的专栏
03-29 3183
error: run generate functional simulation netlist (quartus_map dec7448 --gen
09-01
这句错误信息意味着在运行Quartus软件中的generate functional simulation netlist命令时发生了问题。该命令的目的是生成功能仿真电路网表。 这个错误说明了出现了一个名为"dec7448"的问题导致了错误发生。"dec7448...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

硬码农二毛哥

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值