Quartus中常用工具如下图所示,下面介绍一下如何将Technology Map Viewer(Post-Fitting)、Chip Planner和Time Analyzer结合起来使用,以及如何进行布局约束。
Technology Map Viewer(Post-Fitting)
当对代码进行全编译后,可以查看Technology Map Viewer(Post-Fitting),此时看到图中信号都发生了变化,看这个图有什么用呢?目前我发现有 两个用处:
- 当需要在Chip Planner中查看某个模块布局时,可以在Technology Map Viewer(Post-Fitting)找到该模块,然后右键进入Chip Planner。
- 当要查看某条路径时序时,可以先在Technology Map Viewer(Post-Fitting)查看相应模块名称,然后在Time Analyzer中通过名称查找时序路径。
Chip Planner
当要查看crc(13)布局时,进行如下操作。
在Chip Planner中显示crc(13)位置。
Time Analyzer
当要查看state.receiving单元时,在Time Analyzer中点击Reprot Path,进入From,在路径中输入state.receiving,左右要加*,如下图所示,会找到state.receiving完整名称。
进入后就可以查看该路径延时。
布局约束
如何将代码中实现的逻辑指定到特定LAB上实现呢?
打开Chip Planner
放大后,LAB如下图所示
显示模块LAB名称
点击左侧Detailed Toolti
将鼠标放在LAB模块上,会显示该LAB模块名称。
在qsf中加入约束
set_location_assignment MLABCELL_X161_Y39_N54 -to u_XX|a[0]
重新编译,可以看到a[0]通过指定LAB来实现。
公众号 硬码农二毛哥