芯动力——硬件加速设计方法学习笔记（第三章）状态机

系列文章目录

芯动力——硬件加速设计方法学习笔记（第一章）概述

芯动力——硬件加速设计方法学习笔记（第二章）高质量VerilogHDL描述方法（1）（常见语法对应硬件结构）

芯动力——硬件加速设计方法学习笔记（第二章）高质量VerilogHDL描述方法（2）（考虑面积、功耗、时延等）

芯动力——硬件加速设计方法学习笔记（第二章）高质量VerilogHDL描述方法（3）（RTL设计指导原则）

芯动力——硬件加速设计方法学习笔记（第三章）亚稳态

芯动力——硬件加速设计方法学习笔记（第三章）单bit信号和多bit数据流的跨时钟域传输

芯动力——硬件加速设计方法学习笔记（第三章）复位电路

---

---

前言

继续学习状态机，感觉以前都学过这些，但是又忘记了，而且都是基础知识，争取早日学完这些，然后看一些更深入的东西

---

一、状态机

1、概述

定义：描述电路的时序规律或者逻辑顺序
三个要点：状态、输入、输出
描述方式：状态转移图、转移列表、rtl语言
三种写法：一、二、三段式

2、两段式

缺点：组合逻辑输出容易产生毛刺。如果时序允许，可以插入寄存器。
第一段：现态到次态的转移
第二段：状态转移的条件

3、三段式

第三段：同步时序储存FSM的输出

（1）两段式和三段式区别
两段式：根据寄存器后的CS进行判断——组合逻辑输出
三段式：根据寄存器前的NS进行判断——寄存器输出

总结

1、如何验证状态机

先初始化状态机，再给确定的输入信号，看状态能否正常跳转，同时观察能否得到预期的输出；其次是给一个状态列表中没有的状态，观察状态机能否回到正确的状态循环。