rfsoc FPGA 49DR 16收16发模块

已于 2023-10-30 19:24:11 修改
阅读量841 收藏
点赞数 1
文章标签： fpga开发
于 2023-10-30 19:21:13 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/jingjiankai5228/article/details/134126086
版权

前面简单介绍过RFSOC板卡
https://blog.csdn.net/jingjiankai5228/article/details/114734631
整体来说RFSOC降低了传统AD DA软硬件开发难度，但是同样存在整数点FS/N谐波大的问题
在这里插入图片描述
交织采样是通过多个AD拼接完成的，所以校准比较关键，和以前常用AD E2V芯片一样，校准主要是完成DC直流校准 GAIN 及OFFSET参数的校准
校准完可以看到整数点的SFDR有明显的改善

在这里插入图片描述
单板支持16收16发，可以满足绝大多数场景的运用，对于需要通道间同步的场景。RFSOC只需实现多Tile间的同步即可，同样降低软硬件的设计难度
DAC输出
在这里插入图片描述

FPGA_Linuxer
关注
基于Xilinx Zynq Ultrascale+ RFSOC系列开发的16发16收数字阵列板卡
Elvis_q的博客
07-16 818
该板卡采用XCZU49DR作为主控芯片，优化了时钟性能，针对雷达应用优化了相噪，脉内信噪比，SFDR，通道间隔离度指标。板卡外围接口丰富，通道间一致性优异，并支持多板级联使用，在数字阵列雷达应用上有突出优势，可应用于数字阵列雷达、MIMO雷达；大规模MIMO通信；阵列侦收；量子计算
FPGA、AD9371、AD9009、RF SOC介绍
01-20
随着5G的快速发展和物联网的到来，无线通信这一块这些年有了充分的发展和进步，站上投资的风口期和快速布局发展期，为跟进5G的步伐，我们制作了一系列技术硬件设计来适应时代的发展，包括但不限于以下几个方向，现介绍如下： 1. FPGA介绍 FPGA发展很快，但大部分FPGA核心技术都 掌握在国外公司的手中。芯片设计，光刻机，操作系统设计都只有国外引领潮流，我们跟随潮流。国内FPGA发展相对缓慢，现市场上主要采用Xilinx的FPGA芯片，实现高速信号控制。 在通信领域，FPGA+射频芯片是常见搭配。FPGA控制射频芯片来实现SDK（Software Defined Kit）.SDK 在通信领域，高校
基于xilinx fpga RFSOC系列的Ultrascale+ RF Data Converter ip详解说明
月隐博客
05-24 1696
本文用于讲解RFSOC系列Xilinx IP 的ZYNQ Ultrascale+ RF Data Converter ip的功能，以及使用说明，方便使用者快速上手。 参考手册： 《PG269》 《ds889》 注意： 使用本IP的前提条件：vivado的版本要高于2020.2； 本IP主要是实现RFSOC器件的ADC与DAC功能
64T64R RFSOC 49DR同步信号采集发生平台
weixin_57025922的博客
08-08 679
平台搭载了Zynq UltraSxcale+RFSoC ZCU49DR器件，提供高速直接射频采样率，其16通道14位RF-ADC的工作频率为2.5GSPS，16通道14位RF-DAC的工作频率为10GSPS。平台提供了各种不同的接口和连接器，能够支持多种不同的射频涉及，并借助RFMC2.0射频连接器、标准的FMC+接口、SFP28接口、SATA M.2连接器、USB 3.0 连接等实现了I/O的可扩展性。真实信号，无论是用来合成还是接收，都需要一定程度的校准或处理，才能满足应用所需的性能。
西安彼睿电子-数模混合系统解决方案的配套服务商 Zynq UltraScale + RFSoC
weixin_57025922的博客
01-05 1656
西安彼睿 IW-RFSOC-47DR 数模混合信号处理卡，采用 Xilinx ZYNQ UltraScale + RFSoC ZU47DR，可以访问大型 FPGA 门密度，8 个 ADC / DAC 端口，可扩展 I / O端口和 DDR4 内存，适用于各种不同的可编程应用，带有 ZU47DR FPGA 的彼睿板卡IW-RFSOC-47DR 由 8 个 14 位，采样率 5GSPS ADC 和 8 个 14 位，采样率 10 GSPS DAC端口提供支持。
相比于ADI单芯片，RFSoC的优势解析
dpwkj的博客
05-03 287
RFSOC的优势在于在单一芯片里实现更高密度的数据通路，对于5GMIMO来说，PCB layout的面积会更少。另外功耗方面也会比较有优势。同时集成在FPGA中，省却了JESD的链接通路，直接通过AXI-Stream总线进行片内数据传输，更加灵活方面。
LabVIEW FPGA模块_fpga_labview_LABVIEWFPGA模块_
10-02
《深入理解LabVIEW FPGA模块：实现高效硬件设计》 LabVIEW FPGA模块是NI（National Instruments）为用户提供的强大工具，它允许工程师通过图形化编程语言LabVIEW直接开发FPGA（Field-Programmable Gate Array）应用...
基于FPGA的16×16点阵模块控制器设计.pdf
07-13
本文介绍的16×16点阵模块硬件连接方法，确保了数据能够正确地从FPGA传输到点阵模块。同时，对74HC595的工作时序进行了分析，这对于编写正确的控制程序至关重要。此外，点阵列数据的存储与调用也是实现动态显示的...
FPGA中常规串口接收模块和发送模块源码.pdf
最新发布
06-21
源码FPGA中常规串口接收模块和发送模块源码
介绍一个高性能16串口转以太网模块（FPGA+W5500）
08-07
本文将详细介绍一种基于FPGA和W5500的高性能16串口转以太网模块，该模块在工业控制、现场采集、安防门禁和机房监控等领域有着广泛的应用。设计巧妙地融合了FPGA的灵活性和W5500的硬件TCP/IP功能，以实现高效的数据...
Zynq-RFsoc射频验证
weixin_51768108的博客
12-05 2167
在ZynqRFOC开发板上使用rf-data-converter IP核采样率的设置，数据格式，数据模式选择配，若是提高采样率可以通道改变DAC数据模式来进行选择，ADC目前最高只有5G，这里我选择的是49dr的所以这里只有最高2.5G采样率。很粗糙的理解Real→Real模式就是在实际使用中，假使使用Coe送数方式那么在生成Coe过程中配置的频率大小就是实际DAC的输出频率a）打开IP核中三个界面，首先Basic界面中，主要是ADC/DAC的启用，多Tile同步，数据类型以及DAC的数据模式的选择的设置。
RFSOC PCIE标准板卡
RFSOC的博客
06-09 523
它是Xilinx公司之前的基于FPGA体系结构的多处理器系统级芯片(UltraScale MPSoC)的升级版本，多处理器系统级芯片有4个64位ARM Cortex A53应用处理器，还有2个双核ARM Cortex-R5实时处理器。为了使其成为射频系统级芯片，Xilinx公司增加了8个4GS/s采样频率的12位或14位的模数转换器，每个模数转换器都配有可编程数字化下变频器。数模转换器在第二奈奎斯特区，以6.554GS/s采样率生成高达4GHz的载波输出频率，包括可编程插补和抽取，并支持双频工作。
SDR实战（二）-RFSOC架构
hutx0924的博客
04-12 1921
每个核都包括一个浮点单元（FPU）、Neon 媒体处理引擎（MPE）、加密扩展（Crypto）、内存管理单元（MMU）和每个核心的专用一级缓存。：包括一个四核应用处理单元（APU）、一个双核实时处理单元（RPU），以及平台管理（PMU）和安全功能。RPU包含多个计算单元和存储器，包括一个浮点单元、紧耦合存储器（TCM）、两个本地高速缓存和一个存储器保护单元（MPU）。RFSoC设备的安全性由配置安全单元（CSU）处理，该单元包括一个安全处理器块（SPB）和加密接口块（CIB）。
RFSOC多板同步测试
weixin_57025922的博客
03-21 367
RFSOC多板同步测试
RFSoC应用笔记 - RF数据转换器 -13- RFSoC多块同步功能
Vuko_Coding Zone
10-21 3914
本文概述了如何在系统中使用RFSoC 射频数据转换器的部分功能。
AMD XILINX RFSOC产品说明与选型指南
allfpga的博客
09-25 2961
Zynq UltraScale+ RFSoC 简介，此产品融合了高速高精度的ADC,DAC和FPGA逻辑，射频信号可以直接输入到FPGA器件中，这个架构大大减少了PCB板面积，减少了板级间的通信延迟，降低了产品功耗，优势非常大。
XILINX RFSoC全面解析（五）—— Zynq UItrascale+ RF Data Converter IP核详解
lightninghenry的博客
12-02 7115
这期我们来看看RFSoC独有的IP核——Zynq UItrascale+ RF Data Converter如何使用。 我使用的VIVADO版本是2018.3，这个是最低版本，要开发RFSoC,VIVADO版本必须不低于2018.3。 另外电脑配置也需要很高，64位，8核@3.4GHz CPU，16GB内存，固态硬盘基本就是低配，跑起来很勉强。建议有条件的朋友使用工作站或者服务器。 首先在VIVADO中新建一个工程，因为我使用的是xilinx官方的开发板，所以可以直接设定选board就行。 在I
FPGA驱动的16x16汉字滚动显示设计与实现
"基于FPGA的16x16点阵显示汉字设计，采用VHDL语言，通过滚动显示实现汉字动态效果。" 在本文中，我们探讨了一种使用FPGA（现场可编程门阵列）来控制16x16点阵显示汉字的设计方案，该设计具有汉字滚动功能。传统的...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值